-
公开(公告)号：KR1019980026107A
公开(公告)日：1998-07-15
申请号：KR1019960044432
申请日：1996-10-07
Applicant: 삼성전자주식회사
Inventor： 송민규
IPC: H01L27/04
Abstract: 본 발명은 구동 장치(Driver)에 관한 것으로서, 특히 반도체 칩에 있어서 출력 부하의 크기에 따라 구동되는 구동 장치에 관한 것이다. 본 발명의 목적을 위하여 메인 구동부와 소정 거리에 위치하여 원하는 시간내에 구동 신호를 출력하는 더미 구동부, 메인 구동부에서 부하 및 기생 용량을 거쳐 출력되는 전압 신호와 더미 구동부에서 출력되는 전압 신호의 슬로우프(경사)를 비교하는 슬로프 비교부, 슬로프 비교부에서 전압 차가 발생되면 온(ON)되어 메인 구동부와 더미 구동부의 전압 슬로우프가 같아지도록 메인 구동부의 전압 신호에 전류을 가산시키는 보조 구동부를 포함한다. 본 발명에 의하면, 몇개의 트랜지스터만을 추가하여 메인 드라이버의 구동 능력을 지능적으로 조절함으로서 원하는 출력 신호를 얻을 수 있게 되고, 몰딩 재료에 의해 발생하는 기생 용량의 오동작을 감소시킬 수있는 효과가 있다.
-
公开(公告)号：KR1019970078022A
公开(公告)日：1997-12-12
申请号：KR1019960016260
申请日：1996-05-15
Applicant: 삼성전자주식회사
IPC: H03K21/00
Abstract: 본 발명은 고속 동작을 하면서도 저전력 소비가 가능한 에너지 절약형 패스 트랜지스터 로직을 이용한 직렬카운터용 셀 및 직렬카운터에 관한 것으로서, 본 발명은 에너지절약형 패스 트랜지스터 로직을 이용한 레벨복구 블럭으로 되어 있는 출력부와, 에너지절약형 패스 트랜지스터 로직을 이용한 레벨복구블럭으로 되어 있는 출력 유지부와, 리세트펄스를 입력하여 상기 출력부와 상기 출력유지부를 리세트 시키기 위한 리세트부와, 클럭펄스에 따라 입력되는 신호의 상기 출력부로의 공급을 단속제어하고, 반전클럭펄스에 따라 상기 출력부에서 출력되는 신호의 상기 출력유지부로의 공급을 단속제어하기 위한 신호단속제어부와, 상기 출력유지부의 비반전, 반전 출력을 입력되는 제1제어신호 및 제1반전제어신호에 따라 상기 신호단속제어부에 인 하기 위한 궤환제어부 및 상기 출력유지부의 비반전출력과 상기 제1제어신호, 상기 출력유지부의 반전출력과 상기 제1반전 제어신호를 입력하여 각각 제2제어신호와 제2반전제어신호를 출력하기 위한 제어신호 출력부를 포함하여 고속동작이 가능하면서도 저전력을 소비하는 이점이 있다.
-
公开(公告)号：KR1019970078010A
公开(公告)日：1997-12-12
申请号：KR1019960016262
申请日：1996-05-15
Applicant: 삼성전자주식회사
IPC: H03K19/00
Abstract: 본 발명은 디지탈 논리회로를 위한 레벨 복원 회로를 공개한다. 레벨이 감쇄된 채 디지탈 논리회로로부터 출력되는 상보적인 제1출력 및 제2출력의 감쇄된 레벨을 복원하여 출력하는 그 회로는, 제1출력을 입력하여 반전하고, 반전된 제1출력을 제2출력의 레벨 복원된 신호로서 출력하는 제1인버터와, 제2출력을 입력하여 반전하고, 반전된 제2출력을 제1출력의 레벨 복원된 신호로서 출력하는 제2인버터와, 제1출력에 응답하여 제1인버터의 출력을 제2인버터의 입력에 전달하는 제1전달수단 및 제2출력에 응답하여 제2인버터의 출력을 제1인버터의 입력에 전달하는 제2전달수단을 구비하는 것을 특징으로 하고, 전력*지연시간*면적의 값이 종래의 어느 레벨 복원 회로보다 적은 효과가 있다.
-
公开(公告)号：KR1019970072682A
公开(公告)日：1997-11-07
申请号：KR1019960010133
申请日：1996-04-04
Applicant: 삼성전자주식회사
IPC: G11C7/00
Abstract: 본 발명은 종래와 동일한 출력구동신호의 출력신호의 출력시간과 구동능력을 갖으면서 입력에 대한 출력 구형파의 에지 부분을 라운딩시켜 스위칭전류의 스파이크 크기를 감소시키고, 이에 따라 스위칭 잡음을 감소시킬수 있는 CMOS 출력버퍼회로에 관한 것이다. 본 발명은 입력단에 인가되는 입력신호에 따라서 출력단에 연결된 출력패드를 구동시켜 주기 위한 출력구동 신호를 발생하는 CMOS 출력버퍼회로에 있어서, 입력단에 인가되는 입력신호와 인에이블단자에 인가되는 인에이블 신호를 입력하여 각각 제1초기구동신호와 제2초기구동신호를 발생하는 입력부와, 상기 입력부로부터 출력되는 제1초기구동신호와 제2초기구동신호를 입력하여 다수의 제1순차구동신호 및 다수의 제2순차구동신호를 순차적으로 소정시간마다 발생하는 콘트롤부와, 상기 입력부로부터 인가되는 제1초기구동신호 및 제2초기구동신호에 의해 초기구동되고, 상기 콘트롤부로부터 순차적으로 소정시간마다 각각 인가되는 다수의 제1 및 제2순차구동신호에 의해 순차구동되어 출력구동신호를 발생하는 메인 버퍼부를 포함한다.
-
公开(公告)号：KR1019970072675A
公开(公告)日：1997-11-07
申请号：KR1019960010606
申请日：1996-04-09
Applicant: 삼성전자주식회사
Inventor： 송민규
IPC: H03K17/00
Abstract: 본 발명은 산출 평균 발생기를 공개한다. 제1 및 제2아날로그 신호들의 산술 평균값을 발생하는 그 발생기는, 공급 전원과 연결되며, 소정값의 같은 전류를 각각 공급하는 제1 및 제2전류원들과, 제1전류원과 접지 사이에 드레인과 소스의 통로가 연결되며, 제1아날로그 신호와 서로 연결되는 게이트 및 드레인을 갖는 제1MOS트랜지스터와, 제2전류원과 접지 사이에 드레인과 소스의 통로가 연결되며, 제2아날로그 신호와 서로 연결되는 게이트 및 드레인을 갖는 제2MOS트랜지스터 및 제어신호에 응답하여 제1MOS트랜지스터의 게이트와 제2MOS트랜지스터의 게이트를 연결하는 스위칭 수단을 구비하고, 제2MOS트랜지스터의 게이트로 산술 평균값을 출력하는 것을 특징으로 하고, 마스크 비용이 증가하지 않고, 공정상의 문제가 발생하지 않는 효과가 있다.
-
Patent Agency Ranking
公开(公告)号：KR101874406B1
公开(公告)日：2018-07-05
申请号：KR1020110137397
申请日：2011-12-19
Applicant: 삼성전자주식회사
IPC: H02M3/155
CPC classification number: G05F1/618 , H02M3/1588 , H02M2001/0035 , Y02B70/1466 , Y02B70/16
Abstract: 본발명에서는전력변환효율이향상된벅 컨버터가제공된다. 본발명에따른펄스스키핑모드를갖는벅 컨버터는전원단자와부하단자를연결또는차단하는스위칭부, 스위칭부를제어하기위한 PWM 신호를제공하는 PWM 제어부및 부하단자에흐르는전류를참조하여 PWM 신호를제어하는제 1 제어신호및 PWM 신호의펄스폭을확장시키는제 2 제어신호를제공하는제어신호생성부를포함한다.
-
公开(公告)号：KR1020160004508A
公开(公告)日：2016-01-13
申请号：KR1020140082867
申请日：2014-07-03
Applicant: 삼성전자주식회사 , 동국대학교 산학협력단
IPC: H04N5/374
CPC classification number: H04N5/378
Abstract: 본발명의실시예에따른이미지센서는리셋신호를수신하는제1입력단자, 이미지신호를수신하는제2입력단자, 한방향으로램핑하는하나의램프신호를수신하는제3입력단자, 및출력단자를포함하는비교기와, 복수의스위치들을포함하는스위치회로를포함하고, 상기비교기는, 리셋페이즈에서상기복수의스위치들의제1배열에따라상기리셋신호와상기램프신호를비교하고상기출력단자를통해제1비교신호를출력하고, 이미지페이즈에서상기복수의스위치들의제2배열에따라상기이미지신호와상기램프신호를비교하고상기출력단자를통해제2비교신호를출력한다.
Abstract translation: 根据本发明的实施例的图像传感器包括：比较器，包括接收复位信号的第一输入端子，接收图像信号的第二输入端子，接收沿着方向斜坡的灯信号的第三输入端子， 和输出端子; 以及包括开关的开关电路。 比较器根据复位阶段的开关的第一布置比较复位信号和灯信号，通过输出端输出比较信号，根据图像中的开关的第二布置比较图像信号和斜坡信号 并通过输出端输出第二比较信号。
-
公开(公告)号：KR1020100085572A
公开(公告)日：2010-07-29
申请号：KR1020090004944
申请日：2009-01-21
Applicant: 삼성전자주식회사
Abstract: PURPOSE: By including the first logic generating the first digital code and the second logic generating the second digital code the analog digital converter and electronic system can eliminate the malfunction generating based on the switching operation of being required in the encoding process. CONSTITUTION: The first logic receives a message a plurality of thermometer codes and a plurality of reverse thermometer codes created based on the received analog signal. The first logic generates first digital codes of the multiple having the repeatability in which the cloth is similar based on location of received a plurality of thermometer codes and plurality of reverse thermometer code each logical values. The second logic receives a message a plurality of first digital codes.
Abstract translation: 目的：通过包括产生第一数字码的第一逻辑和产生第二数字码的第二逻辑，模拟数字转换器和电子系统可以基于在编码过程中所需的切换操作来消除故障生成。 构成：第一逻辑接收消息，基于所接收的模拟信号创建多个温度计代码和多个反向温度计代码。 第一逻辑基于接收到多个温度计代码的位置和多个反向温度计代码生成每个逻辑值，从而产生具有布重复性的第一数字代码。 第二逻辑接收消息多个第一数字码。
-
公开(公告)号：KR1020080083470A
公开(公告)日：2008-09-18
申请号：KR1020070024079
申请日：2007-03-12
Applicant: 삼성전자주식회사
IPC: H03M1/66
CPC classification number: H03M1/66 , H03M1/002 , H03M1/06 , H03M2201/62 , H03M2201/644 , H03M2201/814
Abstract: A switching decoder and a current steering digital/analog converter including the same are provided to reduce a glitch by adjusting a size of a PMOS(P-Channel Metal-Oxide Semiconductor) transistor. A switching decoder includes a digital logic circuit(100), and a latch-deglitch circuit(200). The digital logic circuit receives digital signals and generates a couple of control signals. The latch-deglitch circuit has a couple of first transistors and a couple of second transistors. The first transistors receive the couple of control signals, synchronize and output the received control signals with a clock signal. The second transistors are cascade-coupled with the first transistors. The second transistors have a couple of PMOS transistors. Drains of the first transistors cross gates of the second transistors.
Abstract translation: 提供了一种开关解码器和包括该开关解码器的电流转向数字/模拟转换器，以通过调整PMOS（P沟道金属氧化物半导体）晶体管的尺寸来减少毛刺。 开关解码器包括数字逻辑电路（100）和锁存 - 反跳路电路（200）。 数字逻辑电路接收数字信号并产生一对控制信号。 锁存 - 跳跃电路具有一对第一晶体管和一对第二晶体管。 第一晶体管接收一对控制信号，使用时钟信号同步并输出接收到的控制信号。 第二晶体管与第一晶体管级联耦合。 第二晶体管具有一对PMOS晶体管。 第一晶体管的漏极交叉第二晶体管。
-
公开(公告)号：KR100677079B1
公开(公告)日：2007-02-01
申请号：KR1019990055833
申请日：1999-12-08
Applicant: 삼성전자주식회사
IPC: H03M7/00
Abstract: 고속 및 저전력용 조건 선택 인코더 및 그 인코딩 방법이 개시되어 있다. 본 발명은 입력되는 열코드의 제로복귀신호를 비제로복귀신호로 변환하여 신호 레벨 상태를 스위칭하는 스위치부, 스위치부에서 출력되는 신호를 소정 비트 단위마다 복수개 블럭으로 나누어 각 블럭마다 그 비트 단위들이 가질 수있는 모든 경우의 수를 정한 후 다른 비트들의 조합에 의해 상기 블럭을 선택하여 이진값을 발생하는 인코더를 포함한다.
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.021 seconds)
