公开(公告)号：KR1020160088079A

公开(公告)日：2016-07-25

申请号：KR1020150007315

申请日：2015-01-15

Applicant: 삼성전자주식회사

Inventor： 유정균 ,  박세완 ,  성백민 ,  정보철

IPC: H01L29/78 ,  H01L29/66

CPC classification number: H01L27/0886 ,  H01L21/823431 ,  H01L21/823481 ,  H01L29/0649 ,  H01L29/7851 ,  H01L29/7853 ,  H01L29/7854 ,  H01L29/785 ,  H01L29/66795 ,  H01L29/7843

Abstract: 핀과같은형상의전계효과트랜지스터(FINFET)의채널형상조절을통한폭 효과(width effect)를증가시킴으로써, 성능을개선할수 있는반도체장치를제공하는것이다. 상기반도체장치는서로마주보는제1 측벽및 제2 측벽을포함하는제1 핀형패턴, 및상기제1 핀형패턴의일부와접촉하는필드절연막을포함하고, 상기제1 핀형패턴은상기필드절연막과접하는하부와, 상기필드절연막과비접촉하는상부와, 상기제1 핀형패턴의하부와상기제1 핀형패턴의상부사이의제1 경계선과, 상기제1 경계선과직교하고상기제1 핀형패턴의상부의최상부와만나는제1 핀중심선을포함하고, 상기제1 핀중심선을기준으로, 상기제1 핀형패턴의상부의제1 측벽과상기제1 핀형패턴의상부의제2 측벽은비대칭이다.

Abstract translation: 本发明提供一种能够通过Fin场效应晶体管（FinFET）的沟道形状调整来增加宽度效应来提高性能的半导体器件。 半导体器件包括：第一pin型图案，包括第一侧壁和第二侧壁，所述第一侧壁和第二侧壁彼此面对; 以及与第一pin型图案的一部分接触的场绝缘膜。 第一针型图案包括：与场绝缘膜接触的下部; 上部不与现场绝缘膜接触; 在第一pin型图案的下部和第一pin型图案的上部之间的第一边界线; 以及垂直于第一边界线并与上部的最上部接触的第一销中心线。 基于第一销中心线，第一销型图案的上部中的第一侧壁和第一销型图案的上部中的第二侧壁是不对称的。

公开(公告)号：KR1020160077989A

公开(公告)日：2016-07-04

申请号：KR1020140188584

申请日：2014-12-24

Applicant: 삼성전자주식회사

Inventor： 유정균 ,  박영준 ,  하지용

IPC: H01L29/78

CPC classification number: H01L29/42376 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823456 ,  H01L27/0207 ,  H01L27/0886 ,  H01L29/0649 ,  H01L29/4916 ,  H01L29/518 ,  H01L29/7851 ,  H01L29/785 ,  H01L29/7831

Abstract: 반도체장치및 그제조방법이제공된다. 반도체장치는, 기판으로부터돌출되어일방향으로연장된액티브핀, 액티브핀의일측에서액티브핀과교차하도록연장된제1 소자분리막, 액티브핀 상에서액티브핀과교차하도록연장된노멀게이트, 제1 소자분리막상에서제1 소자분리막과나란하게연장되고, 그하부에언더컷(undercut)이형성된제1 더미게이트, 및제1 소자분리막상에형성되고제1 더미게이트의언더컷을채우는제1 필러(filler)를포함한다.

Abstract translation: 提供一种半导体器件及其制造方法。 半导体器件包括从基板突出并在一个方向上延伸的有源鳍片，从有源鳍片的一侧延伸以与有源鳍片相交的第一器件隔离层，从活性物质延伸的普通栅极 翅片与活动翅片相交;第一伪栅极，其平行延伸到第一器件隔离层上的第一器件隔离层并且在其下部具有底切;以及第一填充物，形成在第一器件上 隔离层，并填充在第一虚拟栅极的底切中。 因此，可以提高产品的可靠性。

公开(公告)号：KR1020160011126A

公开(公告)日：2016-01-29

申请号：KR1020140149483

申请日：2014-10-30

Applicant: 삼성전자주식회사

Inventor： 유정균 ,  김응관 ,  이정윤

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823821 ,  H01L21/823828 ,  H01L27/0924 ,  H01L29/66545 ,  H01L29/7853

Abstract: 반도체장치의제조방법이제공된다. 상기반도체장치의제조방법은, 기판상에제1 방향으로연장되는제1 핀및 제2 핀을형성하고, 상기제1 및제2 핀의상부가노출되도록상기기판상에소자분리막을형성하고, 상기소자분리막상에상기제1 방향과교차하는제2 방향으로게이트전극을형성하고, 상기게이트전극양측중 적어도일측에에피텍셜성장을이용하여소오스또는드레인을형성하고, 상기소오스또는드레인을형성한뒤, 상기제1 핀및 상기제2 핀사이에위치하는상기게이트전극을식각하여상기소자분리막을노출시키는것을포함한다.

Abstract translation: 提供一种制造半导体器件的方法。 制造半导体器件的方法包括以下步骤：在基板上沿第一方向形成待膨胀的第一和第二散热片; 在所述基板上形成元件隔离膜以暴露所述第一和第二散热片的上部; 在与所述第一方向交叉的第二方向上在所述元件隔离膜上形成栅电极; 通过外延生长在栅电极的两侧的至少一侧上形成源极或漏极; 并且蚀刻位于第一和第二鳍片之间的栅电极，以在形成源极或漏极之后暴露元件隔离膜。

公开(公告)号：KR1020170088260A

公开(公告)日：2017-08-01

申请号：KR1020160028204

申请日：2016-03-09

Applicant: 삼성전자주식회사

Inventor： 김기환 ,  박기관 ,  유정균 ,  신동석

IPC: H01L29/78 ,  H01L29/66

Abstract: 반도체장치가제공된다. 상기반도체장치는기판보다돌출되고, 서로반대되는방향에제1 및제2 단변을포함하는제1 핀형패턴, 상기제1 핀형패턴상에상기제1 핀형패턴과교차하고, 서로반대되는제1 및제2 측면을포함하는제1 게이트전극, 상기제1 게이트전극의상기제1 측면에형성되고, 상기제1 단변에인접하게형성되는제1 리세스, 상기제1 게이트전극의상기제2 측면에형성되고, 상기제2 단변에인접하게형성되고, 상기제1 리세스의형상과다른형상을가지는제2 리세스, 상기제1 리세스를채우는제1 소스/드레인및 상기제2 리세스를채우는제2 소스/드레인을포함한다.

Abstract translation: 提供了一种半导体器件。 该半导体器件的投影比基板，一第一销形图案，所述第一mitje其中第一交叉上的销状图案彼此包括在方向上的第一mitje两个短边的第一销形图案和相对彼此相对的2 包括侧的第一栅极电极，其中，在所述第一栅电极的第一侧形成在第一凹部形成，所述第一栅电极的第二侧相邻地形成第一短边 中，第一形成邻近于所述第二短侧，第一具有与所述第一凹部的形状的第二凹槽，所述第二不同，其中所述第一源极/漏极的填充和第二凹部以填充第一凹部的形状 源/漏。

公开(公告)号：KR1020160139816A

公开(公告)日：2016-12-07

申请号：KR1020150075372

申请日：2015-05-28

Applicant: 삼성전자주식회사

Inventor： 성석현 ,  유정균 ,  박기관

IPC: H01L29/78

CPC classification number: H01L27/0886 ,  H01L21/76229 ,  H01L21/823412 ,  H01L21/823431 ,  H01L29/0649 ,  H01L29/165 ,  H01L29/66818 ,  H01L29/7843 ,  H01L29/7846 ,  H01L29/7848 ,  H01L29/7854

Abstract: 집적회로소자는제1 영역에서기판으로부터돌출되고제1 도전형의제1 채널영역을가지는적어도하나의제1 핀형활성영역과, 제1 영역에서적어도하나의제1 핀형활성영역의양 측벽을덮는복수의제1 소자분리막과, 제1 영역을한정하기위하여기판내부로제1 소자분리막보다더 깊은레벨까지연장되고, 복수의제1 소자분리막의일부와접해있는제1 소자영역간분리용절연막과, 복수의제1 소자분리막및 제1 소자영역간분리용절연막중 복수의제1 소자분리막내에만형성되고, 제1 채널영역에제1 응력을인가하도록적어도하나의제1 핀형활성영역의양 측벽을따라연장된제1 스트레서라이너를포함한다.

Abstract translation: 提供集成电路设备。 这些装置可以包括从基板突出的第一和第二鳍形通道区域，并且第一和第二鳍状通道区域可以在其间限定凹部。 这些装置还可以包括在凹部的下部中的隔离层。 隔离层可以包括沿着第一鳍状通道区域的一侧延伸的第一应力衬垫，沿着第二鳍状沟道区域的侧面延伸的第二应力衬垫和在第一应力衬垫和侧面之间的绝缘衬垫 并且在第二应力衬垫和第二鳍状沟道区域的侧面之间。 器件还可以包括在第一和第二鳍状沟道区的上部表面上的栅极绝缘层和栅极绝缘层上的栅极电极层。

公开(公告)号：KR1020160116217A

公开(公告)日：2016-10-07

申请号：KR1020150043087

申请日：2015-03-27

Applicant: 삼성전자주식회사

Inventor： 윤창섭 ,  유정균 ,  박영준 ,  이정효

IPC: H01L29/66 ,  H01L29/78

CPC classification number: H01L29/7846 ,  H01L21/76224 ,  H01L27/11807 ,  H01L29/0653 ,  H01L29/0673 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/66621 ,  H01L29/66659

Abstract: 반도체소자는, 기판상에제1 방향으로서로이격된활성영역들을정의하는제1 소자분리막, 상기제1 방향으로연장되고상기제1 방향에교차하는제2 방향으로배열되어상기제1 소자분리막에연결되고, 상기활성영역들의각각의내에상기기판으로부터돌출된복수개의활성패턴들을정의하는제2 소자분리막들, 및상기제2 방향으로연장되고상기활성영역들사이의상기제1 소자분리막상에제공되는게이트구조체을포함한다. 상기제2 소자분리막의상면의높이는상기활성패턴들의상면들의높이보다낮고, 상기제1 소자분리막의상면의높이는상기활성패턴들의상기상면들의상기높이보다높다. 상기게이트구조체의하면의적어도일부의높이는상기활성패턴들의상기상면들의상기높이보다높다.

Abstract translation: 半导体器件包括：第一器件隔离层，其限定沿着衬底上的第一方向彼此间隔开的有源区，第二器件隔离层限定从衬底突出的多个有源图案，第二器件隔离层沿第一方向延伸 在第二方向上彼此间隔开并连接到第一器件隔离层，栅极结构在第一器件隔离层上的第二方向上延伸在有源区之间，第二器件隔离层的顶表面较低 比活性图案的顶表面，第一器件隔离层的顶表面高于有源图案的顶表面，并且栅极结构的底表面的至少一部分高于活性图案的顶表面 模式。

公开(公告)号：KR1020160092248A

公开(公告)日：2016-08-04

申请号：KR1020150012630

申请日：2015-01-27

Applicant: 삼성전자주식회사

Inventor： 유정균 ,  박세완 ,  도승우 ,  박인원 ,  성석현

IPC: H01L29/78

CPC classification number: H01L29/66545 ,  H01L21/30604 ,  H01L21/3085 ,  H01L21/76224 ,  H01L29/165 ,  H01L29/41766 ,  H01L29/66795 ,  H01L29/6681 ,  H01L29/66818 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7831

Abstract: 핀과같은형상의전계효과트랜지스터(FINFET)의채널형상을조절을통한폭 효과(width effect)를증가시킴으로써, 반도체장치의성능을개선할수 있는반도체장치제조방법을제공하는것이다. 상기반도체장치제조방법은기판상에, 상부와하부를포함하는제1 핀형패턴을형성하고, 상기제1 핀형패턴의상부의일부를제거하여, 제2 핀형패턴을형성하고, 상기제2 핀형패턴상에, 상기제2 핀형패턴과교차하는더미게이트전극을형성하고, 상기더미게이트전극을형성한후, 상기제2 핀형패턴의상부의일부를제거하여, 제3 핀형패턴을형성하는것을포함하고, 상기제2 핀형패턴의상부의폭은상기제1 핀형패턴의상부의폭보다작고, 상기제3 핀형패턴의상부의폭보다크다.

Abstract translation: 本发明的目的是提供一种制造能够通过控制鳍状场效应晶体管（FinFET）的沟道形状来改善宽度效应来提高半导体器件性能的半导体器件的方法。 制造半导体器件的方法包括：在衬底上形成包括上部和下部的第一鳍状图案的步骤; 通过去除第一翅片形状图案的上部来形成第二翅片形状图案的步骤; 在所述第二翅片形状图案上形成与所述第二翅片形状图案交叉的虚拟栅电极的步骤; 以及在形成虚设栅电极之后通过去除第二鳍形图案的上部来形成第三鳍​​形图案的步骤。 第二鳍状图案的上部宽度低于或等于第一鳍状图案的上部宽度，并且大于或等于第三鳍状图案的上部宽度。

公开(公告)号：KR1020160087599A

公开(公告)日：2016-07-22

申请号：KR1020150006772

申请日：2015-01-14

Applicant: 삼성전자주식회사

Inventor： 유정균 ,  엄명윤 ,  박영준 ,  이정효 ,  하지용 ,  황준선

IPC: H01L29/78

CPC classification number: H01L29/7856 ,  H01L29/4238 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7843

Abstract: 반도체장치가제공된다. 반도체장치는, 기판으로부터돌출되어제1 방향으로연장된액티브핀(active fin), 제1 방향과교차하는제2 방향으로연장되어액티브핀 상에형성된게이트구조체(gate structure), 및액티브핀의하부을덮고액티브핀의장변에인접하여형성된필드절연막을포함하되, 게이트구조체는, 게이트구조체로부터제1 방향으로만곡(彎曲)되어, 필드절연막과액티브핀이접하여형성된모서리의일부를덮고다른일부를노출시키는스커트(skirt)를포함한다.

Abstract translation: 提供一种半导体器件。 半导体器件包括：从板突出并沿第一方向延伸的有源鳍; 栅极结构，沿与第一方向相交的第二方向延伸，并形成在有源鳍片上; 以及覆盖有源鳍片的下部并且与活动鳍片的较长侧相邻地形成的场绝缘膜。 栅极结构包括从栅极结构沿第一方向弯曲的裙部，用于覆盖由与活性鳍接触的场绝缘膜形成的一部分边缘并用于暴露另一部分。 根据本发明，可以提高操作性能。

公开(公告)号：KR1020160087231A

公开(公告)日：2016-07-21

申请号：KR1020150006135

申请日：2015-01-13

Applicant: 삼성전자주식회사

Inventor： 성석현 ,  유정균 ,  박세완

IPC: H01L29/78 ,  H01L29/423

CPC classification number: H01L27/0886 ,  H01L21/823431 ,  H01L21/823481 ,  H01L29/0649 ,  H01L29/0657 ,  H01L29/42376 ,  H01L29/785 ,  H01L29/4236 ,  H01L29/7813 ,  H01L29/7825

Abstract: 개발부담을최소화할수 있는반도체장치및 그제조방법이제공된다. 상기반도체장치는장변과제1 단변을포함하는핀; 상기핀의제1 단변과바로접하여형성된, 제1 깊이의제1 트렌치; 상기제1 트렌치에바로접하여형성된, 상기제1 깊이보다더 깊은제2 깊이의제2 트렌치; 상기제1 트렌치의바닥에서돌출되고, 상기제1 단변과나란하게연장된제1 돌출구조(protrusion structure); 및상기제1 돌출구조상에, 상기제1 단변과나란하게연장된게이트를포함한다.

Abstract translation: 提供一种用于最小化开发负担的半导体器件及其制造方法。 半导体器件包括：鳍，其包括长边和第一短边; 第一深度的第一沟槽，其直接接触鳍片的第一短边; 第二沟槽，其深度比直接接触第一沟槽的第一深度深; 第一突起结构，其从所述第一沟槽的底部突出并且平行于所述第一短边延伸; 以及在第一突起结构上平行于第一短边延伸的门。

公开(公告)号：KR1020160066886A

公开(公告)日：2016-06-13

申请号：KR1020140172248

申请日：2014-12-03

Applicant: 삼성전자주식회사

Inventor： 유정균 ,  이정효

IPC: H01L29/78

CPC classification number: H01L21/823431 ,  H01L21/823418 ,  H01L21/823437 ,  H01L21/823481 ,  H01L27/0207 ,  H01L27/0886 ,  H01L29/0649 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/785

Abstract: 반도체장치및 그제조방법이제공된다. 반도체장치는, 기판으로부터돌출하여일방향으로연장된액티브핀, 액티브핀의일측에액티브핀과교차하도록연장된제1 소자분리막, 액티브핀의타측에액티브핀과교차하도록연장되고, 그상면이제1 소자분리막의상면보다높은제2 소자분리막, 액티브핀 상에액티브핀과교차하도록연장된노멀게이트, 액티브핀 및제1 소자분리막상에액티브핀과교차하도록연장된제1 더미게이트, 및제2 소자분리막상에액티브핀과교차하는방향으로연장된제2 더미게이트를포함한다.

Abstract translation: 提供半导体器件及其制造方法。 所述半导体器件包括从衬底突出并且沿着一个方向延伸的活性鳍片，第一器件隔离层，延伸成与所述活性鳍片一侧的所述活性鳍片相交;第二器件隔离层，延伸成与所述活性鳍片相交， 活动鳍片的另一侧并且具有高于第一器件隔离层的顶表面的顶表面，正常栅极延伸以与活动鳍片上的活动鳍片相交，第一伪栅极延伸以与活动鳍片相交， 活动鳍片和第一器件隔离层，以及在与第二器件隔离层上的有源鳍片相交的方向上延伸的第二伪栅极。