公开(公告)号：KR100568729B1

公开(公告)日：2006-04-07

申请号：KR1020040100200

申请日：2004-12-02

Applicant: 삼성전자주식회사

Inventor： 김대중 ,  이대엽 ,  한영국

IPC: H01L21/027

公开(公告)号：KR1020050110735A

公开(公告)日：2005-11-23

申请号：KR1020040035545

申请日：2004-05-19

Applicant: 삼성전자주식회사

Inventor： 심우석 ,  이대엽

IPC: H01L21/027

CPC classification number: H01L21/0273 ,  G03F7/40

Abstract: 포토레지스트 패턴의 형성방법이 개시된다. 대상물 상에 상기 대상물의 소정부위를 노출시키는 예비 포토레지스트 패턴을 형성한다. 상기 예비 포토레지스트 패턴에 린스액을 제공하여 상기 예비 포토레지스트 패턴의 표면을 화학적으로 용융시켜 상기 소정 부위보다 작은 부위를 노출시키는 포토레지스트 패턴을 형성한다. 따라서 패턴의 형태나 소밀에 영향을 받지 않아 패턴 의존성을 최소화 하면서 라인 앤 스페이스(line-&-space), 콘택홀 등의 임계치수를 효과적으로 제어할 수 있으며 또한, 노광된 빛의 상호 간섭현상에 의해서 발생하는 패턴 세화현상(pattern thinning)을 광근접성보정(optical proximity correction)등과 같은 추가적인 보정 기술이 없이도 용이하게 보정할 수 있다.

公开(公告)号：KR100457044B1

公开(公告)日：2004-11-10

申请号：KR1020020058180

申请日：2002-09-25

Applicant: 삼성전자주식회사

Inventor： 김봉철 ,  이대엽

IPC: H01L21/28

CPC classification number: H01L21/76808

Abstract: Disclosed is a method for manufacturing a semiconductor device by employing a dual damascene process. After a first insulation film including a conductive pattern is formed on a substrate, at least one etch stop film and at least one insulation film are alternatively formed on the first insulation film. A via hole for a contact or a trench for a metal wiring is formed through the insulation film, and then the via hole or the trench is filled with a filling film including a water-soluble polymer. After a photoresist film is coated on the filling film, the photoresist film is patterned to form a photoresist pattern and to remove the filling film. The DOF and processing margin of the photolithography process for forming the photoresist pattern can be improved because the photoresist film can have greatly reduced thickness due to the filling film.

Abstract translation: 公开了一种通过采用双镶嵌工艺来制造半导体器件的方法。 在基板上形成包括导电图案的第一绝缘膜之后，在第一绝缘膜上交替地形成至少一个蚀刻停止膜和至少一个绝缘膜。 通过绝缘膜形成用于金属布线的接触或沟槽的通孔，然后用包含水溶性聚合物的填充膜填充通孔或沟槽。 在光刻胶膜被涂覆在填充膜上之后，光刻胶膜被图案化以形成光刻胶图案并去除填充膜。 用于形成光致抗蚀剂图案的光刻工艺的DOF和处理余量可以被改善，因为由于填充膜，光致抗蚀剂膜可以具有大大减小的厚度。

公开(公告)号：KR100440523B1

公开(公告)日：2004-09-18

申请号：KR1019970048045

申请日：1997-09-22

Applicant: 삼성전자주식회사

Inventor： 한재성 ,  이대엽

IPC: H01L21/302

Abstract: PURPOSE: A method for planarizing a semiconductor device to reduce a step of the surface of a substrate and improve planarization by interposing an interlayer dielectric between upper and lower photoresist layers. CONSTITUTION: A planarization pattern of the first photoresist layer is formed in a predetermined region of a stepped upper surface of a substrate. An interlayer dielectric is formed on the upper surface of the pattern of the first photoresist layer. The second photoresist layer for planarization is formed on the upper surface of the interlayer dielectric. The pattern of the first photoresist layer is flowed at a temperature of 160 deg.C.

公开(公告)号：KR1020040012351A

公开(公告)日：2004-02-11

申请号：KR1020020045896

申请日：2002-08-02

Applicant: 삼성전자주식회사

Inventor： 이대엽 ,  이준희

IPC: H01L21/027

CPC classification number: G03F1/36 ,  G03F7/70441

Abstract: PURPOSE: A method for forming a pattern of a semiconductor device and a photo mask used for the same are provided to be capable of reducing proximity effect. CONSTITUTION: A semiconductor device is defined with the first and second region. At this time, a plurality of first patterns(12) are regularly spaced apart from each other as much as the first interval at the first region. At the time, a plurality of second patterns(14) are regularly spaced apart from each other as much as the second interval. Preferably, the second interval is larger than the first interval. A photo mask(30) is installed at the upper portion of the semiconductor device for forming the first and second patterns. The photo mask includes the first and second mask patterns(22,24) corresponding to the first and second patterns of the semiconductor device, respectively. The second mask pattern has a fine space(26) at the center portion for minimizing proximity effect.

Abstract translation: 目的：提供用于形成半导体器件的图案的方法和用于其的光掩模以能够降低接近效应。 构成：半导体器件被定义为第一和第二区域。 此时，多个第一图案（12）在第一区域与第一间隔彼此规则地间隔开。 此时，多个第二图案（14）与第二间隔彼此规则地间隔开。 优选地，第二间隔大于第一间隔。 在半导体器件的上部安装有光掩模（30），用于形成第一和第二图案。 光掩模包括分别对应于半导体器件的第一和第二图案的第一和第二掩模图案（22,24）。 第二掩模图案在中心部分具有微小的空间（26），以最小化接近效应。

公开(公告)号：KR1020040004930A

公开(公告)日：2004-01-16

申请号：KR1020020039163

申请日：2002-07-06

Applicant: 삼성전자주식회사

Inventor： 이대엽 ,  변성환

IPC: H01L21/027

Abstract: PURPOSE: A method for fabricating a photoresist pattern and a blanket exposure apparatus is provided to uniformly form a photoresist layer only on the sidewall of the opening of the photoresist pattern by exposing the front surface of the photoresist pattern including the photoresist layer. CONSTITUTION: The first photoresist material is formed on a substrate(50) to form the first photoresist layer. The first photoresist layer is selectively removed to form the first opening of the first line width. The first photoresist pattern is formed in which the substrate is exposed. The second photoresist material is continuously formed on the sidewall and the bottom of the first photoresist pattern and the first opening to form the second photoresist layer. An exposure process is performed on the front surface of the second photoresist layer. The exposed second photoresist layer is eliminated so that the second photoresist layer exists only on the sidewall of the first photoresist pattern and the second photoresist pattern(60b) including the second opening of the second line width is formed.

Abstract translation: 目的：提供一种用于制造光致抗蚀剂图案和橡皮布曝光设备的方法，以通过暴露包含光致抗蚀剂层的光致抗蚀剂图案的前表面来均匀地在光致抗蚀剂图案的开口的侧壁上形成光致抗蚀剂层。 构成：第一光致抗蚀剂材料形成在基板（50）上以形成第一光致抗蚀剂层。 选择性地去除第一光致抗蚀剂层以形成第一线宽度的第一开口。 形成第一光致抗蚀剂图案，其中衬底被暴露。 第二光致抗蚀剂材料连续地形成在第一光致抗蚀剂图案和第一开口的侧壁和底部上以形成第二光致抗蚀剂层。 在第二光致抗蚀剂层的前表面上进行曝光处理。 消除曝光的第二光致抗蚀剂层，使得第二光致抗蚀剂层仅存在于第一光致抗蚀剂图案的侧壁上，并且形成包括第二线宽度的第二开口的第二光致抗蚀剂图案（60b）。

公开(公告)号：KR1020020041583A

公开(公告)日：2002-06-03

申请号：KR1020000071241

申请日：2000-11-28

Applicant: 삼성전자주식회사

Inventor： 이대엽

IPC: H01L27/11

Abstract: PURPOSE: An active region definition mask is provided to improve a gap filling margin in STI(Shallow Trench Isolation) by forming subsidence parts. CONSTITUTION: An active region definition mask(30) comprises a transparent mask substrate(300), a plurality of first active pattern(310), and a plurality of second active pattern(320). The second active pattern(320) further includes horizontal line pattern having a defined width, vertical line pattern having another defined width, edge parts(340), first subsidence parts(350) formed by the horizontal line pattern having a reduced width and the vertical line pattern having another reduced width in the edge parts(340), and second subsidence parts(360) formed by the vertical line pattern having a reduced width in the center portion.

Abstract translation: 目的：通过形成沉降部分，提供有源区域定义掩模，以改善STI（浅沟槽隔离）中的间隙填充余量。 构成：有源区域定义掩模（30）包括透明掩模基板（300），多个第一有源图案（310）和多个第二有源图案（320）。 第二活动图案（320）还包括具有限定宽度的水平线图案，具有另一限定宽度的垂直线图案，边缘部分（340），由具有减小的宽度的水平线图案形成的第一沉降部分（350） 在所述边缘部分（340）中具有另一减小的宽度的线条图案，以及由所述中心部分具有减小的宽度的垂直线图案形成的第二沉降部分（360）。

公开(公告)号：KR1020010108724A

公开(公告)日：2001-12-08

申请号：KR1020000029548

申请日：2000-05-31

Applicant: 삼성전자주식회사

Inventor： 이대엽

IPC: H01L21/027

CPC classification number: H01L21/31138 ,  G03F7/095 ,  G03F7/168 ,  H01L21/0273 ,  H01L21/31144

Abstract: 고가의 장비로의 교체 또는 업그레이드 없이 고해상도의 패턴을 형성하는데 적당한 반도체 장치의 패턴 형성방법에 관한 것으로, 반도체 기판에 제 1 피식각층과 레지스트를 차례로 형성하는 단계와, 상기 레지스트 막의 표면의 일정두께를 알칼리 불용해성 상태로 형성하여 제 2 피식각층을 형성하는 단계와, 상기 제 2 피식각층을 선택적으로 패터닝하여 제 2 피식각층 패턴을 형성하는 단계와, 상기 패터닝된 제 2 피식각층에 산소 플라즈마 공정을 진행하여 레지스트 패턴을 형성하는 단계와, 상기 레지스트 패턴을 마스크로 이용하여 상기 제 1 피식각층을 선택적으로 식각 제거하여 미세 패턴을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.

公开(公告)号：KR1020010068794A

公开(公告)日：2001-07-23

申请号：KR1020000000902

申请日：2000-01-10

Applicant: 삼성전자주식회사

Inventor： 육흥조 ,  이대엽

IPC: H01L21/3205

Abstract: PURPOSE: A method for forming a capacitor of a semiconductor device using a damascene process is provided to improve capacitance of a capacitor by making a dielectric layer remain on a side wall of a contact hole. CONSTITUTION: The third photoresist patterns are removed. The third poly silicone layer is formed on a front surface including the second contact hole. The third poly silicone layer is selectively etched and removed so that the second interlayer dielectric(28) is exposed on a surface thereof by using a chemical mechanical polishing process. A storage electrode(32) is formed so as for the third poly silicon layer to remain on a side wall of the contact hole and the second contact hole. An interlayer dielectric having an opening part is formed on a semiconductor substrate. A photoresist pattern is formed on the interlayer dielectric by using a damascene process. When the interlayer dielectric is partially removed by using the photoresist pattern as a mask, a side wall of the opening part remains as it is. A conductive layer is formed on the opening part and a side wall of the opening part.

Abstract translation: 目的：提供一种使用镶嵌工艺形成半导体器件的电容器的方法，通过使电介质层保留在接触孔的侧壁上来改善电容器的电容。 构成：去除第三光致抗蚀剂图案。 第三聚硅氧烷层形成在包括第二接触孔的前表面上。 选择性地蚀刻和去除第三聚硅氧烷层，使得第二层间电介质（28）通过使用化学机械抛光工艺在其表面上暴露。 存储电极（32）形成为使第三多晶硅层保留在接触孔和第二接触孔的侧壁上。 在半导体衬底上形成具有开口部分的层间电介质。 通过使用镶嵌工艺在层间电介质上形成光致抗蚀剂图案。 当通过使用光致抗蚀剂图案作为掩模来部分去除层间电介质时，开口部分的侧壁保持原状。 导电层形成在开口部分和开口部分的侧壁上。

公开(公告)号：KR100275736B1

公开(公告)日：2001-01-15

申请号：KR1019980029735

申请日：1998-07-23

Applicant: 삼성전자주식회사

Inventor： 이대엽 ,  여기성 ,  김학

IPC: H01L21/027

Abstract: 본 발명의 반도체 장치의 제조방법은 물질막이 형성된 반도체 기판 상에 포토레지스트막을 형성한 후 패터닝하여 상기 물질막을 노출시키고 제1 폭의 스페이스를 갖는 포토레지스트 패턴을 형성한다. 이어서, 상기 포토레지스트 패턴이 형성된 반도체 기판의 전면에 수용성 폴리머막을 형성한 후 베이크하여 상기 포토레지스트 패턴과 상기 수용성 폴리머막의 접촉부위를 가교반응시킨다. 다음에, 상기 가교반응된 폴리머막을 탈이온수로 제거함으로써 상기 포토레지스트 패턴을 둘러싸도록 폴리머 물질막 패턴을 형성함과 동시에 상기 제1 폭보다 좁은 제2 폭의 스페이스를 갖는 포토레지스트 패턴을 형성한다. 이어서, 상기 제2 폭의 스페이스를 갖는 포토레지스트 패턴 및 폴리머 물질막 패턴을 식각마스크로 상기 물질막을 식각하여 제2 폭의 스페이스를 갖는 물질막 패턴을 형성한다. 이렇게 본 발명의 반도체 장치의 제조방법은 포토레지스트 패턴과 수용성 폴리머 간의 가교반응에 의해 통상의 노광장비를 사용하더라도 포토레지스트 패턴들 사이의 스페이스를 줄일 수 있고, 이에 따라 스페이스가 줄어든 물질막 패턴을 형성할 수 있다.