-
公开(公告)号：KR1020150062152A
公开(公告)日：2015-06-05
申请号：KR1020140168661
申请日：2014-11-28
Applicant: 삼성전자주식회사
CPC classification number: G01N33/502 , C12N5/0006 , C12N2501/998 , G01N2333/705 , G01N2500/10
Abstract: 세포표면이 ANXA1 (Annexin A1)으로코팅된세포, 이를이용하여 ANXA1에결합하는물질을검출하는방법및 ANXA1으로코팅된세포의제조방법이제공된다.
Abstract translation: 提供具有被膜联蛋白A1（ANXA1）包被的表面的细胞，使用该细胞检测与ANXA1结合的材料的方法，以及制造涂有ANXA1的细胞的方法。 制造其表面涂有ANXA1的电池的方法可以包括以下步骤：制备电池; 并在钙离子存在下将ANXA1接触细胞。
-
公开(公告)号：KR1020140055536A
公开(公告)日：2014-05-09
申请号：KR1020120122559
申请日：2012-10-31
Applicant: 삼성전자주식회사
IPC: C07K16/46 , C07K19/00 , C12N15/62 , A61K39/395
CPC classification number: C07K16/468 , C07K16/22 , C07K16/2863 , C07K2317/569 , C07K2319/50
Abstract: The present invention relates to a bispecific antigen binding protein complex, a bispecific antibody, and a preparation method and a pharmaceutical use of the antibody. The bispecific antibody which recognizes an epitope of two different antigens or two identical antigens can effectively be produced using the protein complex according to an embodiment of the present invention. The bispecific antibody can be used to diagnose cell proliferative diseases and immune diseases.
Abstract translation: 本发明涉及双特异性抗原结合蛋白复合物，双特异性抗体，以及该抗体的制备方法和药物用途。 识别两种不同抗原或两种相同抗原表位的双特异性抗体可以使用根据本发明实施方案的蛋白质复合物有效地产生。 双特异性抗体可用于诊断细胞增殖性疾病和免疫疾病。
-
公开(公告)号：KR1020110132072A
公开(公告)日：2011-12-07
申请号：KR1020100051886
申请日：2010-06-01
Applicant: 삼성전자주식회사
CPC classification number: G11C16/3418 , G11C11/26 , G11C11/5628 , G11C16/0483 , G11C16/26 , G11C16/08 , G11C16/30
Abstract: PURPOSE: A nonvolatile memory device and a reading method thereof are provided to reduce read errors by decreasing a charge loss in a memory cell connected to a word line near a selection word line. CONSTITUTION: One of a plurality of selection read voltages is applied to a selection word line. When a first selection read voltage(Vrd1) is applied to a selection word line(WLk), a first non-selection read voltage(Vread1) is applied to non-selection word lines. When one of second and third selection read voltages is applied to the selection word line, a second non-selection read voltage(Vread2) is applied to the non-selection word lines near the selection word line. The third non-selection read voltage lower than the first non-selection read voltage is applied to word lines which are not near the selection word line.
Abstract translation: 目的：提供一种非易失性存储器件及其读取方法，通过减少连接到选择字线附近的字线的存储单元中的电荷损失来减少读取误差。 构成：将多个选择读取电压中的一个施加到选择字线。 当第一选择读取电压（Vrd1）被施加到选择字线（WLk）时，第一非选择读取电压（Vread1）被施加到非选择字线。 当第二和第三选择读取电压之一被施加到选择字线时，第二非选择读取电压（Vread2）被施加到选择字线附近的非选择字线。 低于第一非选择读取电压的第三非选择读取电压被施加到不在选择字线附近的字线。
-
公开(公告)号：KR100724089B1
公开(公告)日：2007-06-04
申请号：KR1020050097021
申请日：2005-10-14
Applicant: 삼성전자주식회사
IPC: G01R31/319 , G01R31/26 , H01L21/66
CPC classification number: G01R31/3191 , G01R31/31922
Abstract: N(N은 2이상의 자연수) 개의 드라이버 및 N개의 비교기를 포함하는 반도체 시험 장치의 캘리브레이션 방법은, 상기 N개의 드라이버들 중 하나의 드라이버에 결합된 제1 딜레이 경로, 제1 캘리브레이션 보드의 N개의 제2 딜레이 경로 및 상기 N개의 비교기에 결합된 N개의 제3 딜레이 경로를 통하여 전송되는 N개의 제1 신호들에 대하여 상기 N개의 제3 딜레이 경로들에 기인한 상기 제1 신호들간의 제1 스큐들을 산출하는 단계와, 상기 N개의 드라이버들에 결합된 N개의 제4 딜레이 경로들, 제2 캘리브레이션 보드의 N개의 제5 딜레이 경로 및 상기 N개의 제3 딜레이 경로를 통하여 전송되는 N개의 제2 신호들에 대하여 상기 제1 신호들간의 제1 스큐들을 이용하여 상기 N개의 제4 딜레이 경로들에 기인한 상기 제2 신호들간의 제2 스큐들을 산출하는 단계를 포함한다. 한꺼번에 N개의 채널의 드라이버 및 비교기에 대하여 클럭 신호의 타이밍 불일치(skew)를 측정하고 보정할 수 있다. 따라서, 복수개의 채널에 상응하는 복수개의 드라이버 및 복수개의 비교기를 가진 반도체 시험 장치의 캘리브레이션을 수행하는데 걸리는 시간을 크게 줄일 수 있다.
-
公开(公告)号：KR1020060062824A
公开(公告)日：2006-06-12
申请号：KR1020040101799
申请日：2004-12-06
Applicant: 주식회사 아이에스시 , 삼성전자주식회사
IPC: G01R1/067
CPC classification number: G01R1/0483 , G01R1/045 , G01R1/0466 , G01R31/2863
Abstract: 본 발명은 반도체 패키지 테스트용 실리콘 커넥터에 관한 것으로, 반도체 패키지의 솔더 볼이 가하는 압력에 의해 저밀도 도전성 실리콘부가 손상되는 것을 억제하면서 안정적인 전기적 접촉을 구현하기 위해서, 절연성 실리콘 파우더와 도전성 파우더를 고형화하여 형성한 반도체 패키지 테스트용 실리콘 커넥터로서, 상기 절연성 실리콘 파우더가 고형화된 커넥터 몸체와; 상기 반도체 패키지의 솔더 볼에 대응되는 상기 커넥터 몸체의 위치에 상기 도전성 파우더가 모여 형성된 도전성 실리콘부;를 포함하며, 상기 도전성 실리콘부는, 상기 커넥터 몸체의 상부면에 근접하게 형성되며, 상부면이 상기 커넥터 몸체의 상부면에 대해서 돌출되게 형성된 고밀도 도전성 실리콘부와; 상기 고밀도 실리콘부 아래에 형성되며, 하부면이 상기 커넥터 몸체의 하부면으로 노출되는 저밀도 도전성 실리콘부;를 포함하는 것을 특징으로 하는 반도체 패키지 테스트용 실리콘 커넥터를 제공한다.
실리콘, 커넥터, 테스트, 도전성, 고밀도-
Patent Agency Ranking
公开(公告)号：KR1020040008440A
公开(公告)日：2004-01-31
申请号：KR1020020042078
申请日：2002-07-18
Applicant: 삼성전자주식회사
Inventor： 이재일
IPC: G06F15/16
Abstract: PURPOSE: A batch processing method is provided to collectively process frequently repeated instruction input tasks in a case that a performance is enhanced or a function is upgraded in a distributed real time exchange system. CONSTITUTION: The method comprises several steps. A batch file is constructed on a window of an administrator terminal(S1). The batch file is transmitted to an instruction processing server(S2). Then, instruction processing programs are automatically executed at the instruction processing server(S3). Inputting the instructions is checked by using the execution of the instruction processing programs(S4), and it is determined whether inputting the instructions is normally processed(S5). An instruction processing result or an error message is transmitted to the administrator terminal(S6, S7).
Abstract translation: 目的：在分布式实时交换系统中提高性能或功能升级的情况下，提供批量处理方法，以共同处理频繁重复的指令输入任务。 构成：该方法包括几个步骤。 在管理员终端的窗口上构建批处理文件（S1）。 批处理文件被发送到指令处理服务器（S2）。 然后，在指令处理服务器处自动执行指令处理程序（S3）。 通过使用指令处理程序（S4）的执行来检查指令的输入，并且确定是否正常处理输入指令（S5）。 指令处理结果或错误消息被发送到管理员终端（S6，S7）。
-
公开(公告)号：KR100408417B1
公开(公告)日：2003-12-06
申请号：KR1020010067136
申请日：2001-10-30
Applicant: 삼성전자주식회사
IPC: H01L21/82
CPC classification number: H01L23/3171 , H01L23/5258 , H01L2924/0002 , H01L2924/00
Abstract: Methods for treating a wafer to protect a fuse box of a semiconductor chip are provided. These methods include applying an insulating coating solution onto the surface of at least one of a plurality of fuse boxes in a semiconductor chip so as to prevent moisture or impurities from seeping into the fuse box. With these methods, the degradation of the semiconductor chip can be substantially reduced by protecting the fuse box from a high-temperature and very humid atmosphere, and impurities such as particles. Thus, characteristics and reliability of the semiconductor chip can be also improved.
Abstract translation: 提供了处理晶片以保护半导体芯片的熔丝盒的方法。 这些方法包括将绝缘涂层溶液施加到半导体芯片中的多个熔丝盒中的至少一个熔丝盒的表面上，以防止湿气或杂质渗入熔丝盒中。 利用这些方法，通过保护保险丝盒免受高温和非常潮湿的气氛以及诸如颗粒的杂质，可以显着降低半导体芯片的退化。 因此，半导体芯片的特性和可靠性也可以得到改善。
-
公开(公告)号：KR1020030035178A
公开(公告)日：2003-05-09
申请号：KR1020010067136
申请日：2001-10-30
Applicant: 삼성전자주식회사
IPC: H01L21/82
CPC classification number: H01L23/3171 , H01L23/5258 , H01L2924/0002 , H01L2924/00
Abstract: PURPOSE: A wafer processing method for protecting a fuse box of a semiconductor chip is provided to prevent the characteristic of the semiconductor chip from being deteriorated by preventing the fuse box from being exposed to atmospheric surroundings of high temperature and high humidity. CONSTITUTION: A wafer level of a completed semiconductor chip is tested. A coating solution(160) as an insulation material is applied to the surface of at least one fuse box inside the semiconductor chip to prevent humidity or impurities from penetrating the fuse box in the semiconductor chip. The coating solution has such a thickness that the fuse box is not deteriorated even if the chip is exposed to atmospheric surroundings of high temperature and high humidity.
Abstract translation: 目的：提供用于保护半导体芯片的保险丝盒的晶片处理方法，以通过防止保险丝盒暴露于高温和高湿度的大气环境来防止半导体芯片的特性劣化。 构成：测试完成的半导体芯片的晶圆级。 将作为绝缘材料的涂布溶液（160）施加到半导体芯片内的至少一个保险丝盒的表面，以防止湿度或杂质渗透到半导体芯片中的保险丝盒。 涂层溶液具有这样的厚度，即使芯片暴露于高温高湿的大气环境中，熔丝盒也不会劣化。
-
公开(公告)号：KR1020000062209A
公开(公告)日：2000-10-25
申请号：KR1019990058928
申请日：1999-12-18
Applicant: 삼성전자주식회사
IPC: H01L21/66
CPC classification number: G01R1/073 , G01R1/0483
Abstract: PURPOSE: A socket for electrical testing a ball grid array(BGA) package is to prevent a solder ball from being damaged by interconnecting an external connecting terminal of the BGA package and a tester. CONSTITUTION: A socket for electrical testing a BGA package comprises a flat socket board(116) having a number of pins(118) to be connected to a tester channel in a one by one, an intermediate connecting portion consisting of a pressure conductive rubber contacted with the pins of the socket board, a mesh(121) of insulation material, positioned on the intermediate connection portion, for determining a laying position of an external connecting terminal, and an alignment member(122), provided the intermediate connection portion and an edge of the mesh, for fixing and supporting the portion and the mesh. The socket further comprises a contact for contacting the external terminal with the intermediate portion through the mesh.
Abstract translation: 目的：用于电气测试球栅阵列（BGA）封装的插座是为了防止通过将BGA封装的外部连接端子与测试仪互连而损坏焊球。 构成：用于电气测试BGA封装的插座包括一个扁平插座板（116），该插座板具有多个引脚（118），以一个接一个地连接到测试器通道，中间连接部分由压力导电橡胶接触 利用插座板的销钉，定位在中间连接部分上的用于确定外部连接端子的铺设位置的绝缘材料网（121）和对准构件（122），该对准构件设置在中间连接部分和 网的边缘，用于固定和支撑该部分和网。 插座还包括用于通过网格将外部端子与中间部分接触的触点。
-
公开(公告)号：KR1019990085165A
公开(公告)日：1999-12-06
申请号：KR1019980017377
申请日：1998-05-14
Applicant: 삼성전자주식회사
Inventor： 이재일
IPC: H04M3/26
Abstract: 대용량 국설교환기 시험용 데이터 제작 도구 노드를 자동으로 삭제하는 방법에 대하여 개시한다. 데이터 제작 도구 노드를 자동으로 삭제하는 방법은 다음과 같다. 먼저 MKPM을 실행(130)하여 포괄적 검사(132)를 수행한다. 그리고 버전 검사(134)를 수행하여 변경사항이 없는 경우에는 바로 데이터 제작(156)에 들어가고, 변경사항이 있는 경우에는 VPATH를 검사(136)한다. VPATH 검사(136) 완료 후 최상위 디렉토리의 소프트웨어 컴포넌트 디렉토리로 이동(138)하여 기존부터 등록되어 있던 컴포넌트를 삭제(140)하고, 해당 프로젝트의 X-Ref 디렉토리로 이동(142)하여 $ST_NODE의 새로운 X-Ref 파일을 복사(144)해 온다. 이후 최상위 디렉토리의 프로젝트 디렉토리로 이동(146)하여 기존 데이터와 IROF를 삭제(148,150,152)한 후 데이터 제작(154)을 수행한다.
-
-
-
-
-
-
-
-
-
Search Results
98
records
(took 0.029 seconds)
