-
公开(公告)号：KR1019950008252B1
公开(公告)日：1995-07-26
申请号：KR1019920024457
申请日：1992-12-16
Inventor： 김귀동
IPC: H01L29/78
Abstract: forming n--type epitaxial layer (3), buffer oxide layer (4), and nitride layer (5) on the n+-type well (2); forming an activation region (3a), forming device isolating oxide layer (6) which is located between activation regions, and forming an emitter electrode (10a) on the n--type epitaxial layer sequentially; etching selectively the n--type epitaxial layer which has an exposed surface and etching the n+-type well with some depth sequentially; forming sidewall oxide layer (15) on the side wall of the device isolating oxide layer, sidewall nitride layer (14), and the n--type epitaxial layer; spreading n+-type polycrystal silicon layer to contact a collector electrode (19); forming thermal oxide layer (20) on the surface of the collector electrode to isolate the collector electrode from a base electrode (23); and spreading a low temperature deposited oxide layer (24) and forming an opening to contact metal sequentially.
Abstract translation: 在n +型阱（2）上形成n型外延层（3），缓冲氧化物层（4）和氮化物层（5）; 形成激活区域（3a），形成位于激活区域之间的器件隔离氧化物层（6），并依次在所述n型外延层上形成发射极电极（10a） 选择性地蚀刻具有暴露表面的n型外延层，并依次深刻蚀刻n +型阱; 在器件隔离氧化物层，侧壁氮化物层（14）和n型外延层的侧壁上形成侧壁氧化物层（15）; 扩展n +型多晶硅层以接触集电极（19）; 在所述集电极的表面上形成热氧化物层（20），以将所述集电极与基极（23）隔离; 并铺展低温沉积氧化物层（24）并形成开口以顺序接触金属。
-
公开(公告)号：KR1019940010517B1
公开(公告)日：1994-10-24
申请号：KR1019910021084
申请日：1991-11-25
IPC: H01L21/328
Abstract: The method provides a high-speed bipolar device which is useful in computers, communication and high-speed information systems. The method comprises the step of: defining electrodes (7,8,9) emitter, base and collector contacts by a trench-etching method and isolating them with oxide film (13), doing independently impurity doping in inactive (12) and active (14) regions by applying BSG oxide film (2) to the single polycrystalline silicon layer (1) accumulating nitrate film (3) as well as polycrystalline silicon film and stripping chemically side nitrate film (3) for controlling easily etching end-point, protecting BSG oxide film (2).
Abstract translation: 该方法提供了一种在计算机，通信和高速信息系统中有用的高速双极器件。 该方法包括以下步骤：通过沟槽蚀刻方法限定电极（7,8,9）发射极，基极和集电极触点，并用氧化物膜（13）分离它们，独立地进行杂质掺杂在非活性（12）和活性（ 通过将BSG氧化物膜（2）施加到积聚硝酸盐膜（3）的单个多晶硅层（1）以及多晶硅膜和剥离化学侧硝酸盐膜（3）上以控制容易蚀刻终点，保护 BSG氧化膜（2）。
-
公开(公告)号：KR1019940016885A
公开(公告)日：1994-07-25
申请号：KR1019920024456
申请日：1992-12-16
IPC: H01L29/73
Abstract: 본 발명은 정보의 고속처리와 신호의 선형성을 필요로하는 시스템에 적용될 수 있는 PSA바이폴라 소자의 제조방법에 관한 것으로서, 다결정 실리콘을 이용하여 에미터, 베이스, 콜렉터 전극 및 활성영역을 동시에 자기정렬 시키므로써 소자의 면적과 기생접합 용량의 최소화를 기하는 PSA바이폴라 소자의 제조방법을 제공하는데 그 목적이 있다.
-
-
公开(公告)号：KR101330657B1
公开(公告)日：2013-11-15
申请号：KR1020100021678
申请日：2010-03-11
Applicant: 한국전자통신연구원
Abstract: 본 기술은 다중 대역의 주파수 발진에 적합한 트랜스포머 기반의 전압 제어 발진기에 관한 것이다. 본 기술은 전압 제어 발진기에 있어서, 1차 코일 및 상기 1차 코일에 대응되는 2차 코일을 포함하는 트랜스포머 기반의 공진부; 및 상기 공진부의 양단에 독립적으로 연결된 상보형 능동 소자를 포함한다. 본 기술에 따르면, 공진부의 양 단에 상보형 능동 소자를 독립적으로 연결시킴으로써, 공진부의 위상에 따라 차동 혹은 공통 모드로 동작하는 전압 제어 발진기를 제공할 수 있다. 또한, 공진부의 양단에 다중 대역의 발진 루프를 구성하는 상보형 능동 소자를 독립적으로 연결시키고, 스위치부를 통해 다중 대역의 발진 루프 중 적어도 하나의 대역의 발진 루프를 선택함으로써, 다중 대역의 공진 주파수를 발진하는데 적합한 전압 제어 발진기를 제공할 수 있다.
-
Patent Agency Ranking
公开(公告)号：KR101328134B1
公开(公告)日：2013-11-08
申请号：KR1020100027689
申请日：2010-03-29
Applicant: 한국전자통신연구원
Abstract: LC 전압제어 발진기가 개시된다. 본 발명의 일 실시예에 따르면, 양단이 출력 노드에 연결되는 1 이상의 인덕터 및 상기 인덕터와 병렬 연결되는 1 이상의 커패시터를 포함하는 LC 공진회로, 및 한 쌍 이상의 스위칭 트랜지스터를 포함하는 증폭회로를 포함하고, 상기 쌍을 이루는 스위칭 트랜지스터의 드레인은 각각 상기 출력 노드에 연결되며, 각각의 게이트와 드레인은 입력 신호에 따라 다른 특성을 나타내는 가변 커패시턴스 블록을 통해 상호 연결되는 것을 특징으로 하는 LC 전압제어 발진기가 제공된다.
-
公开(公告)号：KR101140347B1
公开(公告)日：2012-05-03
申请号：KR1020080115049
申请日：2008-11-19
Applicant: 한국전자통신연구원
CPC classification number: H02M1/08 , H02M2001/0032 , Y02B70/16
Abstract: 본 발명에 따른 스위칭 회로는 동적 문턱 전압을 갖는 DT-CMOS(Dynamic Threshold - Complementary Metal Oxide Semiconductor) 트랜지스터를 스위칭 소자로 이용하여 정상 모드시에는 낮은 문턱 전압을 유지하도록 하여 전류 구동력을 향상시키면서 도통 손실을 감소시키고, 대기 모드시에는 높은 문턱전압을 유지하도록 하여 전력 소모를 최소화할 수 있다. 따라서, 본 발명에 따른 스위칭 회로를 DC-DC 변환기에 적용하면, 정상 모드시 도통 손실을 줄여 전력 변환 효율을 더 높일 수 있고 대기 모드시 전력 소모를 최소화할 수 있으므로, 휴대기기의 배터리 사용시간을 최대화할 수 있어 점차 소형화되어가는 휴대기기 전원 장치에 유용하게 사용할 수 있는 효과가 있다.
동적 문턱 전압(Dynamic Threshold voltage), DT-CMOS, 스위칭 소자(Switching device), DC-DC 변환기(DC-DC Converter), 펄스 폭 변조(Pulse Width Modulation), 온 저항(On-resistance), 누설전류(Leakage current)-
公开(公告)号：KR100850749B1
公开(公告)日：2008-08-06
申请号：KR1020060121756
申请日：2006-12-04
Applicant: 한국전자통신연구원
IPC: H03M1/44
Abstract: 본 발명은 동작 모드 변경이 가능한 멀티-비트 파이프라인 아날로그-디지털 변환기에 관한 것으로, 본 발명에 따른 동작 모드 변경이 가능한 멀티-비트 파이프라인 아날로그-디지털 변환기는, 입력된 아날로그 전압을 샘플링 및 홀딩하는 SHA; 아날로그 신호를 입력받아 디지털 신호로 변환하여 출력하는 n+1개의 B-비트 플래시 ADC(Analog-to-Digital Converter); 상기 B-비트 플래시 ADC로부터 출력되는 디지털 신호와 이전 단의 출력신호의 차이를 다시 아날로그 신호로 변환하여 출력하는 n개의 B-비트 MDAC(Multiplying Digital-to-Analog Converter); 및 해상도(Dres)와 동작주파수(Ds)에 따라 상기 플래시 ADC 및 상기 MDAC을 제어하는 n비트의 제어신호(D
C1 ~D
Cn )를 생성하는 모드 제어 회로를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 요구되는 해상도와 동작주파수에 따라 파이프라인의 단수와 신호 경로를 제어하여 동작 모드를 변경시킴으로써 해당 동작 조건에서의 전력소모를 최소화하고 다양한 방식의 신호처리가 가능하게 되는 효과가 있다.
아날로그-디지털 변환기 (analog-to-digital converter), 프로그래머블 (programmable), 파이프라인 (pipeline), 재구성형 (reconfigurable)-
公开(公告)号：KR100850747B1
公开(公告)日：2008-08-06
申请号：KR1020060123205
申请日：2006-12-06
Applicant: 한국전자통신연구원
IPC: H03M1/12
CPC classification number: H03M1/0678 , H03M1/162
Abstract: 본 발명은 알고리즘 아날로그-디지털 변환기에 관한 것으로, 하나의 아날로그 입력신호에 대하여 서로 다른 캐패시터 연결을 통해 두개의 디지털 출력을 얻어내고 그 디지털 출력신호를 더하여 최종 출력값을 얻어냄으로써, 캐패시터에 의한 부정합요소를 제거하여 캐패시터 부정합에 의한 선형성 제한을 최소화할 수 있는 것을 특징으로 한다. 또한, 본 발명의 알고리즘 아날로그-디지털 변환기는, 높은 해상도를 요구하는 주기에서는 동작주파수를 느리게 하고, 낮은 해상도를 요구하는 주기에서는 동작주파수를 빠르게 함으로써, 요구되는 해상도에 따라 동작 클럭 주파수를 다르게 하여 전력소모를 최소화할 수 있는 것을 특징으로 한다.
아날로그-디지털 변환기, ADC, analog-to-digital converter, 알고리즘, Algorithmic-
公开(公告)号：KR1020080052239A
公开(公告)日：2008-06-11
申请号：KR1020070057601
申请日：2007-06-13
Applicant: 한국전자통신연구원
IPC: H03K19/0175
CPC classification number: H03K19/018528 , H03K19/0948
Abstract: A high-speed asynchronous digital signal level conversion circuit is provided to implement a low power digital circuit and chip by performing a fast signal level conversion at a low input voltage. A high-speed asynchronous digital signal level conversion circuit includes a signal level conversion unit(410), and a switching unit(450). The signal conversion unit converts an input signal of a first voltage level into a second voltage level. If a voltage level of the input signal is changed, the switching unit switches first and second nodes to a second voltage power having the second voltage level. The input signal of the first voltage level is changed into the signal of the second voltage level for a fast voltage level change of the input signal.
Abstract translation: 提供高速异步数字信号电平转换电路以通过在低输入电压下执行快速信号电平转换来实现低功率数字电路和芯片。 高速异步数字信号电平转换电路包括信号电平转换单元（410）和开关单元（450）。 信号转换单元将第一电压电平的输入信号转换为第二电压电平。 如果输入信号的电压电平改变，则切换单元将第一和第二节点切换到具有第二电压电平的第二电压电源。 第一电压电平的输入信号变为第二电压电平的信号，用于输入信号的快速电压电平变化。
-
-
-
-
-
-
-
-
-
Search Results
114
records
(took 0.026 seconds)
