公开(公告)号：CN1093689C

公开(公告)日：2002-10-30

申请号：CN95105704.9

申请日：1995-05-10

Applicant: 国际商业机器公司

Inventor： 詹姆斯·沃伦·威尔逊

IPC: H01L23/14 ,  H01L21/48

CPC classification number: H05K1/0206 ,  H01L23/3121 ,  H01L23/3677 ,  H01L23/3735 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/32225 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/181 ,  H05K1/0204 ,  H05K3/284 ,  H05K3/42 ,  H05K2201/09572 ,  H05K2201/10416 ,  H05K2203/049 ,  Y10T29/4913 ,  Y10T29/49146 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/01004 ,  H01L2924/01033

Abstract: 一种半导体芯片封装件及其制造方法，该封装件包含一在相反的表面上有两层导热导电材料(例如铜)的陶瓷衬底。该两层由陶瓷中的孔内的金属材料进行热和电连接。其中一层上安装半导体芯片，其接触点与分离的电路电连接，最好用金属弹簧夹实现电路与外部衬底(例如印刷电路板)的连接。孔中的最佳金属有Sn∶Pb＝10∶90的焊料。封装件还可包括二种大体位于其顶部的保护性包封剂，用以保护芯片和电路。芯片与电路相连的最好方法是引线连接法。

公开(公告)号：WO2014095599A1

公开(公告)日：2014-06-26

申请号：PCT/EP2013/076473

申请日：2013-12-13

Applicant: VALEO SYSTEMES THERMIQUES

Inventor： CHAUVIN, Karen

IPC: H05K1/02 ,  H05K3/00 ,  H05K3/34

CPC classification number: H05K1/0206 ,  H05K3/341 ,  H05K3/3421 ,  H05K2201/09572 ,  H05K2201/10969 ,  Y02P70/613

Abstract: L'invention concerne un procédé de brasage d'un composant électronique, tel qu'un composant électronique de puissance, sur un circuit imprimé comprenant un trou de fluage comportant au moins les étapes suivantes : - Dépôt du composant électronique sur un emplacement du circuit imprimé comprenant ledit trou de fluage, et - Brasage sur le circuit imprimé du composant électronique en faisant fluer une pâte à braser en fusion dans le trou de fluage, de sorte qu'un orifice du trou de fluage est obturé par une protubérance de brasure.

Abstract translation: 本发明涉及一种将诸如电子功率部件的电子部件钎焊到包括流动孔的印刷电路的方法，所述方法至少包括以下步骤：将电子部件放置在印刷电路上的包括 流通孔; 并且通过使熔融钎焊膏流入流动孔中将电子部件钎焊到印刷电路，使得流动孔中的开口被焊料凸块堵塞。

公开(公告)号：WO2004052547A2

公开(公告)日：2004-06-24

申请号：PCT/US2003/038614

申请日：2003-12-05

Applicant: SURFECT TECHNOLOGIES, INC. ,  GRIEGO, Thomas, P.

Inventor： GRIEGO, Thomas, P.

IPC: B03C

CPC classification number: H01L21/76898 ,  B22F2998/00 ,  B22F2999/00 ,  B23K35/0244 ,  C25D7/123 ,  C25D15/00 ,  C25D15/02 ,  H01F41/16 ,  H01F41/20 ,  H01F41/26 ,  H01L21/2885 ,  H01L21/76877 ,  H01L24/11 ,  H01L24/12 ,  H01L2224/05568 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/1132 ,  H01L2224/11334 ,  H01L2224/1147 ,  H01L2224/13009 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01044 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01056 ,  H01L2924/0106 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/1433 ,  H01L2924/15787 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30107 ,  H05K3/3473 ,  H05K3/3484 ,  H05K2201/0215 ,  H05K2201/0218 ,  H05K2201/083 ,  H05K2201/09572 ,  H05K2203/0425 ,  H05K2203/043 ,  H05K2203/104 ,  Y10T428/12063 ,  B22F1/025 ,  B22F1/0088 ,  H01L2924/00 ,  H01L2224/05599

Abstract: A method of using coated and/or magnetic particles to deposit structures including solder joints, bumps, vias, bond rings, and the like. The particles may be coated with a solderable material. For. solder joints, after reflow the solder material may comprise unmelted particles in a matrix, thereby increasing the strength of the joint and decreasing the pitch of an array of joints. The particle and coating may form a higher melting point alloy, permitting multiple subsequent reflow steps. The particles and/or the coating may be magnetic. External magnetic fields may be applied during deposition to precisely control the particle loading and deposition location. Elements with incompatible electropotentials may thereby be electrodeposited in a single step. Using such fields permits the fill of high aspect ratio structures such as vias without requiring complete seed metallization of the structure. Also, a catalyst consisting of a magnetic particle coated with a catalytic material, optionally including an intermediate layer.

Abstract translation: 使用涂覆和/或磁性颗粒来沉积包括焊点，凸块，通孔，结合环等的结构的方法。 颗粒可以用可焊材料涂覆。 对于。 焊料接头，在回流之后，焊料材料可以包括基体中的未熔化的颗粒，由此增加接头的强度并减小接头阵列的节距。 颗粒和涂层可形成更高熔点的合金，允许多次后续回流步骤。 颗粒和/或涂层可以是磁性的。 在沉积期间可以施加外部磁场以精确控制颗粒加载和沉积位置。 具有不相容电位的元件可以由此在单个步骤中电沉积。 使用这样的场允许填充诸如通孔的高纵横比结构，而不需要结构的完整晶种金属化。 此外，由催化材料涂覆的磁性颗粒组成的催化剂，任选包括中间层。

公开(公告)号：WO9962105A9

公开(公告)日：2000-07-27

申请号：PCT/US9911824

申请日：1999-05-27

Applicant: ROMPOWER INC

Inventor： JITARU IONEL

IPC: H01F27/06 ,  H05K1/02 ,  H05K1/14 ,  H05K1/16 ,  H05K1/18 ,  H05K7/20

CPC classification number: H05K1/0204 ,  H01F27/06 ,  H01L2924/0002 ,  H05K1/0203 ,  H05K1/0206 ,  H05K1/021 ,  H05K1/141 ,  H05K1/165 ,  H05K1/182 ,  H05K3/0061 ,  H05K7/209 ,  H05K2201/066 ,  H05K2201/086 ,  H05K2201/09054 ,  H05K2201/09063 ,  H05K2201/09072 ,  H05K2201/09572 ,  H05K2201/096 ,  H05K2201/09745 ,  H05K2201/10166 ,  H05K2201/10416 ,  H05K2201/10666 ,  H01L2924/00

Abstract: A package for power converters in which a multilayers circuit board holds the components. The winding of the magnetic elements are incorporated in the multilayers circuit board. The top and some portions of the bottom layers are also support for electronic components. Some of the components are placed on the top layer, which may not be utilized for magnetic winding, reducing the footprint of the magnetic core (26a). The power dissipating devices placed on pads which have a multitude of copper coated via connecting the top to bottom layers. Through these via the heat is transferred from the power devices to the other side of the PCB. In some of the embodiments of this invention the heat can be further transferred to a metal plate connected to the multilayers circuit board via a thermally conductive insulator. The base plate has cutouts or cavities to accomodate the magnetic cores. A thermally conductive material is placed between the magnetic core (26a) and the metal plate on the bottom of the cavity.

Abstract translation: 一种用于电力转换器的封装，其中多层电路板保持部件。 磁性元件的绕组结合在多层电路板中。 底层的顶部和一些部分也支持电子部件。 一些部件被放置在顶层上，这可能不能用于磁性绕组，减少了磁芯（26a）的占地面积。 功率耗散器件放置在焊盘上，通过连接顶层到底层，镀有多种铜。 通过这些通过热量从功率器件传递到PCB的另一侧。 在本发明的一些实施例中，可以通过导热绝缘体将热量进一步转移到连接到多层电路板的金属板上。 基板具有用于容纳磁芯的切口或空腔。 将导热材料放置在磁芯（26a）和空腔底部的金属板之间。

公开(公告)号：WO9962105A8

公开(公告)日：2000-03-09

申请号：PCT/US9911824

申请日：1999-05-27

Applicant: ROMPOWER INC

Inventor： JITARU IONEL

IPC: H01F27/06 ,  H05K1/02 ,  H05K1/14 ,  H05K1/16 ,  H05K1/18 ,  H05K7/20 ,  H01L

CPC classification number: H05K1/0204 ,  H01F27/06 ,  H01L2924/0002 ,  H05K1/0203 ,  H05K1/0206 ,  H05K1/021 ,  H05K1/141 ,  H05K1/165 ,  H05K1/182 ,  H05K3/0061 ,  H05K7/209 ,  H05K2201/066 ,  H05K2201/086 ,  H05K2201/09054 ,  H05K2201/09063 ,  H05K2201/09072 ,  H05K2201/09572 ,  H05K2201/096 ,  H05K2201/09745 ,  H05K2201/10166 ,  H05K2201/10416 ,  H05K2201/10666 ,  H01L2924/00

Abstract: A transformer group in which a multitude of transformers (110A and 110B) are used to supply energy to a single load. The transformers (110A and 110B) are connected in series; in order to assist in providing a "flux equalizing" effect, the invention includes a flux equalizer circuit (112A and 112B). The flux equalizer circuit (112A and 112B) provides a series of flux windings. Each flux winding is associated with a single transformer. The windings are arranged in parallel. In this manner, a balancing of the output of the transformers is obtained; the power output from each transformer is "sensed" by its associated flux winding which is "shared" with the other transformers via their own associated flux winding. Power is processed then through the secondary windings, rectifiers, and output filters to a common load.

Abstract translation: 一种变压器组，其中多个变压器（110A和110B）用于向单个负载供应能量。 变压器（110A和110B）串联连接; 为了有助于提供“通量均衡”效果，本发明包括一个通量均衡器电路（112A和112B）。 通量均衡器电路（112A和112B）提供一系列磁通绕组。 每个磁通绕组与单个变压器相关联。 绕组平行布置。 以这种方式，获得变压器的输出的平衡; 来自每个变压器的功率输出由其相关联的磁通绕组“感测”，其通过其自身的相关磁通绕组与其它变压器“共享”。 然后通过次级绕组，整流器和输出滤波器对功率进行处理，达到公共负载。

公开(公告)号：KR20070074363A

公开(公告)日：2007-07-12

申请号：KR20060002379

申请日：2006-01-09

Applicant: SAMSUNG ELECTRONICS CO LTD

Inventor： KIM SHIN ,  OH SE YONG

IPC: H01L21/60

CPC classification number: H01L23/49816 ,  H01L23/3677 ,  H01L23/49827 ,  H01L24/48 ,  H01L24/73 ,  H01L25/105 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15183 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H05K3/3436 ,  H05K2201/09572 ,  H05K2201/10666 ,  H05K2203/1394 ,  Y02P70/613 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: A semiconductor package with an improved solder joint reliability and a manufacturing method thereof are provided to enhance thermal and mechanical shock characteristics of the semiconductor package itself by using a solder connection part. A semiconductor package includes a PCB(Printed Circuit Board) on which a PSR(Photo Solder Resist) is coated, an adhesive member, a semiconductor chip and a solder connection part. The PCB includes a plurality of metal line layers(107) and a plurality of through holes. The adhesive member(104) is attached on an upper surface of the PCB. The semiconductor chip(102) is electrically connected with the metal line layers of the PCB. The semiconductor chip is mounted on the adhesive member. The solder connection part(110) is filled in the through hole.

Abstract translation: 提供了具有改进的焊点可靠性的半导体封装及其制造方法，以通过使用焊料连接部来提高半导体封装本身的热和机械冲击特性。 半导体封装包括其上涂覆有PSR（光阻焊）的PCB（印刷电路板），粘合构件，半导体芯片和焊料连接部。 PCB包括多个金属线层（107）和多个通孔。 粘合剂构件（104）附着在PCB的上表面上。 半导体芯片（102）与PCB的金属线层电连接。 半导体芯片安装在粘合部件上。 焊料连接部（110）填充在通孔中。

公开(公告)号：KR100244965B1

公开(公告)日：2000-02-15

申请号：KR1019970038466

申请日：1997-08-12

Applicant: 삼성전자주식회사

Inventor： 안은철 ,  하웅기 ,  이영민

IPC: H01L23/02

CPC classification number: H01L21/486 ,  H01L23/055 ,  H01L23/3677 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/05553 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48465 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/10162 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K1/0201 ,  H05K1/0206 ,  H05K3/28 ,  H05K3/3457 ,  H05K3/3484 ,  H05K3/42 ,  H05K2201/09572 ,  H05K2203/041 ,  Y10T29/49144 ,  Y10T29/49158 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2224/85399

Abstract: A BGA package includes a semiconductor chip, and a PCB having a board body, a plurality of circuit patterns, a plurality of signal via holes, a solder resist, and a plurality of thermal emissive vias. The thermal emissive vias are holes located beneath a chip attach area, and these holes are filled with metal having a low melting point. The metal prevents moisture from being absorbed, while effectively transferring heat. The semiconductor chip is attached to the chip attach area of the PCB and is connected to circuit patterns of the PCB with bonding wires. The bonding wires and the semiconductor chip are encapsulated to protect them from external environmental stress. Solder bumps are formed on circuit patterns of the PCB. The BGA package has advantages in that it prevents moisture from penetrating to the chip through the thermal emissive vias, and effectively transfers the heat generated by the chip to the outside.

公开(公告)号：WO2016197056A1

公开(公告)日：2016-12-08

申请号：PCT/US2016/035907

申请日：2016-06-03

Applicant: KHO, Samuel P.

Inventor： KHO, Samuel P.

IPC: H05K1/02 ,  H05K3/34

CPC classification number: H05K1/0289 ,  H05K1/0215 ,  H05K1/0269 ,  H05K1/09 ,  H05K3/1216 ,  H05K2201/0305 ,  H05K2201/09254 ,  H05K2201/09563 ,  H05K2201/09572 ,  H05K2201/09609 ,  H05K2203/166

Abstract: The present invention relates generally to electric circuit testing, building, or implementing using a breadboard style PCB. Aspects of the present invention include eliminating the need to use hookup wires when building and testing electric circuits on PCBs. In embodiments, a PCB system having rows and columns of signal tie points connected in a breadboard layout and using an embedded wire and a solder bridge to form partial connections between signal tie points. In embodiments, the embedded wire and solder bridge is capable of connecting a column of signal tie points. In embodiments, the embedded wire and solder bridge is capable of connecting a power rail to a signal tie point. Thus, a circuit can be implemented and tested by applying a small amount of solder to the solder bridge without the need for hookup wires.

Abstract translation: 本发明一般涉及使用面包板式PCB的电路测试，构建或实现。 本发明的方面包括在PCB上建立和测试电路时消除了使用连接线的需要。 在实施例中，PCB系统具有以面包板布局连接的信号连接点的行和列，并且使用嵌入的线和焊接桥来形成信号连接点之间的部分连接。 在实施例中，嵌入式线和焊接桥能够连接一列信号连接点。 在实施例中，嵌入式线和焊接桥能够将电力轨连接到信号连接点。 因此，可以通过在焊料桥上施加少量焊料来实现和测试电路，而不需要连接线。

公开(公告)号：WO2013096983A1

公开(公告)日：2013-07-04

申请号：PCT/AT2012/000325

申请日：2012-12-28

Applicant: AT & S Austria Technologie & Systemtechnik Aktiengesellschaft

Inventor： KARPOVYCH, Volodymyr ,  STAHR, Johannes

IPC: H05K3/40 ,  H05K3/46

CPC classification number: H05K3/4611 ,  H05K1/11 ,  H05K1/142 ,  H05K1/18 ,  H05K3/368 ,  H05K3/403 ,  H05K3/4694 ,  H05K2201/09045 ,  H05K2201/0919 ,  H05K2201/09572 ,  H05K2201/1059 ,  H05K2201/209 ,  Y10T29/49126

Abstract: Bei einem Verfahren zum Herstellen einer aus wenigstens zwei Leiterplattenbereichen (1, 2) bestehenden Leiterplatte, wobei die Leiterplattenbereiche (1, 2) jeweils wenigstens eine leitende Schicht (31), insbesondere strukturierte leitende Schicht und/oder wenigstens einen Bauteil (32) oder eine leitende Komponente beinhalten, wobei miteinander zu verbindende Leiterplattenbereiche (1, 2) im Bereich von jeweils wenigstens einer unmittelbar aneinander angrenzenden Seitenfläche (3) miteinander durch eine mechanische Kopplung bzw. Verbindung verbunden werden, ist vorgesehen, dass jeweils wenigstens ein Teilbereich oder Verbindungsanschluss der wenigstens einen leitenden Schicht (31) und/oder ein leitendes Element (33) des Bauteils (32) bzw. der Komponente der miteinander mechanisch verbundenen bzw. zu verbindenden Leiterplattenbereiche (1, 2) an der wenigstens einen aneinander angrenzenden Seitenfläche (3) elektrisch leitend miteinander verbunden bzw. gekoppelt werden, wodurch eine einfache und zuverlässige laterale elektrische Kopplung bzw. Verbindung zwischen miteinander zu verbindenden Leiterplattenbereichen (1, 2) möglich wird. Darüber hinaus wird eine derartige Leiterplatte zur Verfügung gestellt.

Abstract translation: 在用于制造至少两个板部分中的一个的方法（1，2）现有的印刷电路板，其中所述印刷电路板的区域（1，2）各自具有至少一个导电层（31），特别是图案化的导电层和/或至少一种组分（32）或一 导电组分包括，由此将被互连的印刷电路板的区域（1,2）中的每种情况下的区域的至少一个直接相邻侧表面（3）通过机械耦合或连接接合在一起，提供的是中的至少一个相应的部分区域或连接端子的至少 的导电层（31）和/或部件的一个导电元件（33）（32）或彼此机械地连接或将要连接到印刷电路板的区域的组分的（1，2）连接到至少一个相邻的侧表面（3）导电性 连接在一起或连接，从而易于清洁和 HE和可靠横向电耦合或与印刷电路板之间的连接将被接合的区域（1，2）是可能的。 此外，提供了这样的电路板。

公开(公告)号：WO2010045214A2

公开(公告)日：2010-04-22

申请号：PCT/US2009/060480

申请日：2009-10-13

Applicant: HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P. ,  LEON, Alexander

Inventor： LEON, Alexander

IPC: G01R1/067 ,  G01R31/304

CPC classification number: G01R1/06738 ,  G01R31/2808 ,  H05K1/0268 ,  H05K1/116 ,  H05K3/1225 ,  H05K3/3484 ,  H05K2201/09572 ,  H05K2203/043 ,  H05K2203/0465 ,  H05K2203/0545

Abstract: A test point of a circuit board is probed using an edge probe provided in a fixed orientation when the edge of the probe contacts a solder mound of the test point. The solder mound has an elongated shape. A length of the edge is substantially perpendicular to a length of the solder mound when the edge contacts the solder mound and is maintained in the fixed orientation.

Abstract translation: 当探头的边缘接触测试点的焊接区时，使用以固定方向提供的边缘探针探测电路板的测试点。 焊料堆具有细长的形状。 当边缘接触焊料堆并保持固定方向时，边缘的长度基本上垂直于焊料堆的长度。