-
公开(公告)号：CN112349719B
公开(公告)日：2025-05-09
申请号：CN202010644769.2
申请日：2020-07-07
Applicant: 三星电子株式会社
Abstract: 公开了包括支撑图案的半导体器件和制造半导体器件的方法。该半导体器件可以包括在衬底上的多个垂直结构以及接触所述多个垂直结构的侧壁的支撑图案。支撑图案可以包括延伸穿过支撑图案的多个支撑孔。所述多个支撑孔可以包括彼此间隔开的第一支撑孔和第二支撑孔，并且第一支撑孔可以具有与第二支撑孔的形状或尺寸不同的形状或尺寸。
-
公开(公告)号：CN112397517B
公开(公告)日：2025-03-28
申请号：CN202010824227.3
申请日：2020-08-17
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括：具有单元区域和接触区域的衬底，接触区域具有外围电路区域；在单元区域上的第一堆叠和第二堆叠；以及在外围电路区域上的第一外围晶体管。第一堆叠和第二堆叠中的每个包括：半导体图案，在垂直方向上堆叠在单元区域上；位线，在垂直方向上堆叠在单元区域上并分别连接到半导体图案的第一端，每条位线在相对于衬底的上表面的水平方向上从单元区域延伸到接触区域；以及字线，与半导体图案相邻地设置并在垂直方向上从衬底的单元区域延伸。第一外围晶体管设置在第一堆叠的位线和第二堆叠的位线之间。
-
公开(公告)号：CN110660822B
公开(公告)日：2024-11-26
申请号：CN201910567221.X
申请日：2019-06-27
Applicant: 三星电子株式会社
Abstract: 公开了一种可变电阻存储器装置，所述可变电阻存储器装置包括：第一导线，在与基底的顶表面平行的第一方向上延伸；存储器单元，在第一导线的侧面上沿第一方向彼此隔开并连接到第一导线；以及第二导线，分别连接到存储器单元。每条第二导线在第二方向上与第一导线隔开。第二方向与基底的顶表面平行并且与第一方向交叉。第二导线在与基底的顶表面垂直的第三方向上延伸，并且在第一方向上彼此隔开。每个存储器单元包括可变电阻元件和选择元件，可变电阻元件和选择元件布置在同一水平处并且在第二方向上水平地布置。
-
公开(公告)号：CN111009527B
公开(公告)日：2024-08-06
申请号：CN201910921105.3
申请日：2019-09-27
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器件。所述半导体存储器件包括衬底，该衬底包括单元区域、第一接触区域、第二接触区域和设置在第一接触区域与第二接触区域之间的位外围电路区域。第一堆叠结构设置在单元区域和第一接触区域上。第二堆叠结构设置在单元区域和第二接触区域上。外围晶体管设置在位外围电路区域上并且电连接到第一堆叠结构和第二堆叠结构。第一堆叠结构和第二堆叠结构均包括：竖直堆叠在单元区域上的多个半导体图案；以及连接到多个半导体图案并且沿第一方向从单元区域延伸到对应的第一接触区域和第二接触区域上的多条导线。多条导线在第一接触区域和第二接触区域上具有阶梯结构。
-
公开(公告)号：CN109427879B
公开(公告)日：2024-05-24
申请号：CN201811024895.7
申请日：2018-09-04
Applicant: 三星电子株式会社
IPC: H01L29/778 , H01L29/78
Abstract: 提供了包括二维材料的装置，所述装置包括：基底；第一电极，位于基底上；绝缘图案，位于基底上；第二电极，位于绝缘图案的上端上；二维(2D)材料层，位于绝缘图案的侧表面上；栅极绝缘层，覆盖2D材料层；以及栅电极，接触栅极绝缘层。绝缘图案在与基底基本垂直的方向上从第一电极延伸。2D材料层包括与绝缘图案的侧表面基本平行的至少一个原子层的2D材料。
-
Patent Agency Ranking
公开(公告)号：CN109979941B
公开(公告)日：2024-04-30
申请号：CN201811542208.0
申请日：2018-12-17
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了半导体存储装置。半导体存储装置包括：基底；以及堆叠件，包含位于基底上的多个层。所述多个层中的每一个层包括：半导体图案；以及第一导电线，连接到半导体图案中的至少一个半导体图案。第二导电线和第三导电线穿透堆叠件。半导体图案包括在所述多个层中的第一层中彼此相邻并且彼此间隔开的第一半导体图案和第二半导体图案。第三导电线位于第一半导体图案与第二半导体图案之间，并且共同地连接到第一半导体图案和第二半导体图案。
-
公开(公告)号：CN110729241B
公开(公告)日：2024-04-09
申请号：CN201910547303.8
申请日：2019-06-24
Applicant: 三星电子株式会社
Abstract: 公开了制造半导体装置的方法。所述方法包括：在基底上交替地堆叠多个介电层和多个第一半导体层以形成模结构；形成穿透模结构的孔；在基底上形成填充孔的第二半导体层；以及将激光照射到第二半导体层上。
-
公开(公告)号：CN109560082B
公开(公告)日：2024-03-29
申请号：CN201811056399.X
申请日：2018-09-11
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L23/532
Abstract: 本公开提供了半导体器件及其制造方法。一种半导体器件包括：衬底，在其中具有沟槽；位线，其位于沟槽中；第一间隔件，其沿着沟槽的一部分和位线的侧表面的至少一部分延伸，并且与位线接触；以及第二间隔件，其布置在第一间隔件上的沟槽中。位线比沟槽更窄，并且第一间隔件包括氧化硅。一种形成半导体器件的方法包括：在衬底中形成沟槽；在第一沟槽中形成宽度小于第一沟槽的宽度的位线；以及形成沿沟槽的一部分延伸并且包括与位线的侧表面的至少一部分接触的氧化硅的第一间隔件；以及在沟槽中的第一间隔件上方形成第二间隔件。
-
公开(公告)号：CN110718550B
公开(公告)日：2023-11-28
申请号：CN201810763279.7
申请日：2018-07-12
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L21/768
Abstract: 本发明构思涉及一种半导体器件及制造其的方法。一种半导体器件，其包括：限定在半导体衬底中的有源区域；在半导体衬底上的第一接触插塞，第一接触插塞连接到有源区域；在半导体衬底上的位线，位线与第一接触插塞相邻；在第一接触插塞与位线之间的第一气隙间隔物；在第一接触插塞上的着落垫；在位线上的阻挡绝缘层；以及在第一气隙间隔物上的气隙盖层，气隙盖层垂直地重叠第一气隙间隔物，气隙盖层在阻挡绝缘层与着落垫之间，阻挡绝缘层的上表面在与着落垫的上表面相等或比其高的高度处。
-
-
-
-
-
-
-
-
-
Search Results
141
records
(took 0.041 seconds)
