公开(公告)号：KR100746120B1

公开(公告)日：2007-08-13

申请号：KR1020067008751

申请日：2002-01-22

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 스가와라다쿠야 ,  나카니시도시오 ,  오자키시게노리 ,  마츠야마세이지 ,  무라카와시게미 ,  다다요시히데

IPC: H01L21/316 ,  H01L21/205 ,  H01L21/3065

CPC classification number: C23C16/45565 ,  C23C8/02 ,  C23C8/34 ,  C23C8/36 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/02238 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/2807 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/3144 ,  H01L21/31662 ,  H01L21/32055

Abstract: 본 발명은 매우 얇은(예컨대 2.5 nm 이하) 막 두께를 갖는 절연막으로서 SiO
2 막 및 SiON막을 이용하고, 전극으로서 폴리실리콘, 비결정질 실리콘, SiGe를 이용한 양호한 전기 특성을 갖는 전자 디바이스(예컨대 고성능 MOS형 반도체 장치) 구조의 제조 방법을 제공하는 것을 목적으로 한다. 산소 및 희가스를 함유하는 처리 가스의 존재 하에서, Si를 주성분으로 하는 웨이퍼(W) 상에 평면 안테나 부재 SPA를 통해 마이크로파를 조사함으로써, 산소와 희가스를 함유하는 플라즈마(내지 질소와 희가스를 함유하는 플라즈마, 또는 질소와 희가스와 수소를 함유하는 플라즈마)를 형성한다. 이 플라즈마를 이용하여 상기 웨이퍼 표면에 산화막(내지 산질화막)을 형성하고, 필요에 따라 폴리실리콘, 비결정질 실리콘, SiGe의 전극을 형성하여 전자 디바이스 구조를 형성한다.
플라즈마, 반도체, MOS, 산화막, 산질화막, 희가스

公开(公告)号：KR100645306B1

公开(公告)日：2006-11-14

申请号：KR1020047018206

申请日：2003-03-28

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 마츠야마세이지 ,  스가와라다쿠야 ,  오자키시게노리 ,  나카니시도시오 ,  사사키마사루

IPC: H01L21/318 ,  H01L29/78

CPC classification number: H01L21/28167 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/28185 ,  H01L21/28202 ,  H01L21/3144 ,  H01L21/31662 ,  H01L29/518 ,  H01L29/7833

Abstract: 실리콘 기판 표면에 형성된 산화막을 마이크로파 플라즈마 질화 처리에 의해 질화하여 산질화막을 형성하는 기판 처리 방법에 있어서, 산질화막으로의 손상을 회피하면서, 실리콘 기판과 산질화막과의 계면에 있어서의 산화막의 재성장을 억제하고, 산화막 환산 막 두께를 저감시킬 수 있는 방법을 제공한다. 질화 처리 공정은 마이크로파 여기 플라즈마의 전자 온도를 2 eV 이하로 설정하고, 피처리 기판이 유지된 프로세스 공간내에 있어서의 산소의 체류 시간을 2초 이하로 설정함으로써 실행된다.

公开(公告)号：KR1020060061404A

公开(公告)日：2006-06-07

申请号：KR1020067008751

申请日：2002-01-22

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 스가와라다쿠야 ,  나카니시도시오 ,  오자키시게노리 ,  마츠야마세이지 ,  무라카와시게미 ,  다다요시히데

IPC: H01L21/316 ,  H01L21/205 ,  H01L21/3065

CPC classification number: C23C16/45565 ,  C23C8/02 ,  C23C8/34 ,  C23C8/36 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/02238 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/2807 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/3144 ,  H01L21/31662 ,  H01L21/32055

Abstract: Method for fabricating the structure of an electronic device (e.g. a high-performance MOS semiconductor device) having good electric characteristics in which an SiO2 film and an SiON film are employed as an insulation film having an extremely small thickness (e.g. 2.5 nm or less) and polysilicon, amorphous silicon or SiGe is employed for an electrode. Under existence of a processing gas containing oxygen and a rare gas, a wafer W principally comprising Si is irradiated with microwave through a planar antenna member SPA to form a plasma containing oxygen and a rare gas (or a plasma containing nitrogen and a rare gas or a plasma containing nitrogen, a rare gas and hydrogen). An oxide film (or an oxide nitride film) is formed on the wafer surface using that plasma and an electrode of polysilicon, amorphous silicon or SiGe is formed, as required, thus forming the structure of an electronic device.

Abstract translation: 制造具有良好电气特性的电子器件（例如，高性能MOS半导体器件）的结构的方法，其中使用SiO 2膜和SiON膜作为具有极小厚度（例如2.5nm或更小）的绝缘膜， 并且多晶硅，非晶硅或SiGe用于电极。 在存在含有氧气和稀有气体的处理气体的情况下，通过平面天线构件SPA对主要包含Si的晶片W进行微波照射，以形成含有氧气和稀有气体的等离子体（或包含氮气和稀有气体的等离子体或 含有氮气，稀有气体和氢气的等离子体）。 根据需要，使用等离子体形成在晶片表面上的氧化膜（或氧化物氮化物膜），并且根据需要形成多晶硅，非晶硅或SiGe的电极，从而形成电子器件的结构。

公开(公告)号：KR1020030070126A

公开(公告)日：2003-08-27

申请号：KR1020037009626

申请日：2002-01-22

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 스가와라다쿠야 ,  나카니시도시오 ,  오자키시게노리 ,  마츠야마세이지 ,  무라카와시게미 ,  다다요시히데

IPC: H01L21/205

CPC classification number: C23C16/45565 ,  C23C8/02 ,  C23C8/34 ,  C23C8/36 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/02238 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/2807 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/3144 ,  H01L21/31662 ,  H01L21/32055

Abstract: 본 발명은 매우 얇은(예컨대 2.5 nm 이하) 막 두께를 갖는 절연막으로서 SiO
2 막 및 SiON막을 이용하고, 전극으로서 폴리실리콘, 비결정질 실리콘, SiGe를 이용한 양호한 전기 특성을 갖는 전자 디바이스(예컨대 고성능 MOS형 반도체 장치) 구조의 제조 방법을 제공하는 것을 목적으로 한다. 산소 및 희가스를 함유하는 처리 가스의 존재 하에서, Si를 주성분으로 하는 웨이퍼(W) 상에 평면 안테나 부재 SPA를 통해 마이크로파를 조사함으로써, 산소와 희가스를 함유하는 플라즈마(내지 질소와 희가스를 함유하는 플라즈마, 또는 질소와 희가스와 수소를 함유하는 플라즈마)를 형성한다. 이 플라즈마를 이용하여 상기 웨이퍼 표면에 산화막(내지 산질화막)을 형성하고, 필요에 따라 폴리실리콘, 비결정질 실리콘, SiGe의 전극을 형성하여 전자 디바이스 구조를 형성한다.