公开(公告)号：KR100682190B1

公开(公告)日：2007-02-12

申请号：KR1020000051961

申请日：2000-09-04

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 나카무라겐지 ,  다다요시히데 ,  이마이마사유키 ,  스에무라아사미 ,  히시야신고

IPC: H01L21/314

CPC classification number: C23C16/4408 ,  C23C16/308 ,  C23C16/56

Abstract: 실리콘 산질화물을 포함하는 절연막의 형성 방법은, 우선 실리콘 웨이퍼(W)에 산화 처리를 실시함으로써, 웨이퍼 표면상에 실리콘 산화막을 형성한다. 산화 처리에 있어서, 제 1 처리 시간 0.5 내지 30분에 걸쳐 실리콘 웨이퍼(W)를 수납한 처리실(41) 내의 분위기를 제 1 온도 700 내지 950℃ 및 제 1 압력 0.7 내지 (대기압-0.375)Torr로 설정하는 동시에, 처리실(41)내에 산화를 실행하기 위한 제 1 처리 가스를 공급한다. 제 1 처리 가스는 1 내지 5vol%의 수증기와 95 내지 99vol%의 질소 가스를 포함한다. 실리콘 산화막 형성 후에 실리콘 산화막의 적어도 일부를 실리콘 산질화물로 변환하기 위해서 어닐링(anneal) 처리를 한다. 어닐링 처리에 있어서, 제 2 처리 시간 1 내지 30분에 걸쳐, 처리실(41)내의 분위기를 제 2 가열 온도 800 내지 950℃ 및 제 2 압력 0.7 내지 680Torr로 설정하는 동시에, 처리실(41) 내에 질화를 실행하기 위한 제 2 처리 가스를 공급한다. 제 2 처리 가스는 10 내지 100vol%의 일산화질소 가스를 포함한다.

公开(公告)号：KR1020060006096A

公开(公告)日：2006-01-18

申请号：KR1020057022905

申请日：2004-05-28

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 스가와라다쿠야 ,  다다요시히데 ,  나카무라겐지 ,  오자키시게노리 ,  나카니시도시오 ,  사사키마사루 ,  마츠야마세이지 ,  하세베가즈히데 ,  나카지마시게루 ,  후지와라도모노리

IPC: H01L21/316

CPC classification number: H01L21/02112 ,  H01L21/0234 ,  H01L21/28176 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28211 ,  H01L21/3144 ,  H01L21/31658 ,  H01L29/518 ,  H01L29/78

Abstract: Disclosed is a method for overcoming deterioration in characteristics of insulating films due to carbon, a suboxide, a dangling bond or the like contained in a gate insulating film of a MOSFET or an interelectrode insulating film of a capacitor in a memory device, thereby improving the characteristics of the insulating film. An insulating film is subjected to a modification treatment wherein a plasma treatment using a plasma produced from a process gas containing a noble gas and a thermal annealing treatment are combined.

Abstract translation: 公开了一种克服由于存储器件中的MOSFET或电容器的栅极绝缘膜中包含的碳，低氧化物，悬空键等引起的绝缘膜的特性劣化的方法，从而改善了 绝缘膜的特性。 对绝缘膜进行改性处理，其中使用由含有惰性气体和热退火处理的工艺气体产生的等离子体处理组合。

公开(公告)号：KR1020030091973A

公开(公告)日：2003-12-03

申请号：KR1020037009815

申请日：2002-01-25

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 수가와라다쿠야 ,  나카니시도시오 ,  오자키시게노리 ,  마츠야마세이지 ,  무라카와시게미 ,  다다요시히데

IPC: H01L21/20

CPC classification number: C23C16/56 ,  C23C16/401 ,  C23C16/402 ,  H01J37/3222 ,  H01J37/3244 ,  H01L21/02164 ,  H01L21/02238 ,  H01L21/02252 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/0234 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28273 ,  H01L21/3105 ,  H01L21/31604 ,  H01L21/31612 ,  H01L21/31658 ,  H01L21/31662 ,  H01L21/76826 ,  H01L21/76828 ,  H01L29/517 ,  H01L29/518

Abstract: 본 발명은 전기적 특성이 우수한 절연층이나 반도체층을 구비한 고품질의 MOS형 반도체 등의 전자 디바이스 재료의 제조 방법을 제공하는 것을 목적으로 한다. 단결정 실리콘을 주성분으로 하는 피처리 기체 상에 CVD 처리를 실시하여 절연막을 형성하는 공정과, 상기 피처리 기체를, 복수의 슬롯이 있는 평면 안테나 부재(SPA)를 통해 처리 가스에 마이크로파를 조사함으로써 생성한 플라즈마에 노출시키고, 이 플라즈마를 이용하여 상기 절연막을 개질하는 공정을 포함한다.

公开(公告)号：KR100887330B1

公开(公告)日：2009-03-06

申请号：KR1020057022905

申请日：2004-05-28

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 스가와라다쿠야 ,  다다요시히데 ,  나카무라겐지 ,  오자키시게노리 ,  나카니시도시오 ,  사사키마사루 ,  마츠야마세이지 ,  하세베가즈히데 ,  나카지마시게루 ,  후지와라도모노리

IPC: H01L21/316

CPC classification number: H01L21/02112 ,  H01L21/0234 ,  H01L21/28176 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28211 ,  H01L21/3144 ,  H01L21/31658 ,  H01L29/518 ,  H01L29/78

Abstract: MOSFET의 게이트 절연막이나 메모리 디바이스에서의 용량의 전극간 절연막에 포함되는 탄소, 아산화물(suboxide), 댕글링 본드(dangling bond) 등에 기인하는 특성 열화를 개선하여, 절연막의 특성을 향상시키는 방법을 제공한다.
절연막에 희가스를 포함하는 처리 가스에 근거하는 플라즈마 처리와 열어닐 처리를 조합한 개질 처리를 실시한다.

公开(公告)号：KR1020060009395A

公开(公告)日：2006-01-31

申请号：KR1020057025305

申请日：2002-01-25

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 수가와라다쿠야 ,  나카니시도시오 ,  오자키시게노리 ,  마츠야마세이지 ,  무라카와시게미 ,  다다요시히데

IPC: H01L21/20

CPC classification number: C23C16/56 ,  C23C16/401 ,  C23C16/402 ,  H01J37/3222 ,  H01J37/3244 ,  H01L21/02164 ,  H01L21/02238 ,  H01L21/02252 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/0234 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28273 ,  H01L21/3105 ,  H01L21/31604 ,  H01L21/31612 ,  H01L21/31658 ,  H01L21/31662 ,  H01L21/76826 ,  H01L21/76828 ,  H01L29/517 ,  H01L29/518

Abstract: A method of producing an electronic device material such as an insulating layer excellent in electric characteristics and a high-quality MOS semiconductor provided with a semiconductor layer, the method comprising the step of carrying out a CVD treating on a substrate to be treated mainly containing single-crystal silicon to form an insulting film, and the step of exposing the substrate to be treated to plasma generated by irradiating a treating gas with a microwave via a flat antenna member (SPA) having a plurality of slots to modify the insulating film using this plasma.

Abstract translation: 一种制造电性特性优异的绝缘层的电子器件材料的制造方法以及具备半导体层的高品质的MOS半导体的制造方法，其特征在于，在主要含有单体的被处理基板上进行CVD处理 晶体硅以形成绝缘膜，以及通过经由具有多个槽的平坦天线构件（SPA）用微波照射处理气体而将待处理的基板暴露于等离子体的步骤，以使用该平坦天线构件 等离子体。

公开(公告)号：KR1020040007641A

公开(公告)日：2004-01-24

申请号：KR1020037015809

申请日：2002-05-31

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 요코야마신 ,  나카지마안리 ,  다다요시히데 ,  나카무라겐지 ,  이마이마사유키 ,  요네카와츠카사

IPC: H01L21/205

CPC classification number: H01L21/3185 ,  B82Y10/00 ,  B82Y30/00 ,  C23C16/30 ,  C23C16/345 ,  C23C16/45546 ,  C23C16/56 ,  H01L21/3144 ,  H01L21/3145 ,  H01L21/31612 ,  H01L21/31662 ,  H01L21/3211 ,  Y10S438/909

Abstract: 형성하는 실리콘의 질화막 또는 산질화막의 막의 면내의 균일성을 향상시키고, 또한, 그 때의 생산 능률을 향상시킬 수 있는 반도체 장치의 제조 방법을 제공한다. 실리콘 기판 상에 실리콘 산화막 또는 실리콘 산질화막으로 이루어지는 제 1 막을 형성하는 공정과, 테트라클로로실란 단분자층 1층으로 이루어지는 제 2 막을 형성하는 공정과, 제 2 막을 질화 처리하여 질화규소 단분자층 1층으로 이루어지는 제 3 막을 형성하는 공정을 갖는다. 제 2 막을 형성하는 공정 및 제 3 막을 형성하는 공정을 소정 회수 반복하여 소정의 막두께의 질화규소막을 형성한다. 제조 장치는, 선반이 층층이 쌓인 형상의 웨이퍼 포트에 복수의 실리콘 기판이 배치되어, 프로세스 가스 공급관으로부터 반응관의 위쪽을 향해서 프로세스 가스가 공급된다.

公开(公告)号：KR100837707B1

公开(公告)日：2008-06-13

申请号：KR1020037009626

申请日：2002-01-22

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 스가와라다쿠야 ,  나카니시도시오 ,  오자키시게노리 ,  마츠야마세이지 ,  무라카와시게미 ,  다다요시히데

IPC: H01L21/205

CPC classification number: C23C16/45565 ,  C23C8/02 ,  C23C8/34 ,  C23C8/36 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/02238 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/2807 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/3144 ,  H01L21/31662 ,  H01L21/32055

Abstract: A process for producing electronic device (for example, high-performance MOS-type semiconductor device) structure having a good electric characteristic, wherein an SiO2 film or SiON film is used as an insulating film having an extremely thin (2.5 nm or less, for example) film thickness, and poly-silicon, amorphous-silicon, or SiGe is used as an electrode. In the presence of process gas comprising oxygen and an inert gas, plasma including oxygen and the inert gas (or plasma comprising nitrogen and an inert gas, or plasma comprising nitrogen, an inert gas and hydrogen) is generated by irradiating a wafer W including Si as a main component with microwave via a plane antenna member SPA. An oxide film (or oxynitride film) is formed on the wafer surface by using the thus generated plasma, and as desired, an electrode of poly-silicon, amorphous-silicon, or SiGe is formed, to thereby form an electronic device structure.

公开(公告)号：KR100744590B1

公开(公告)日：2007-08-01

申请号：KR1020047011711

申请日：2003-03-31

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 스가와라다쿠야 ,  다다요시히데 ,  나카무라겐지 ,  오자키시게노리 ,  나카니시도시오 ,  사사키마사루 ,  마츠야마세이지 ,  하세베가즈히데 ,  나카지마시게루 ,  후지와라도모노리

IPC: H01L21/316 ,  H01L21/205

CPC classification number: H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/31604 ,  H01L21/31645 ,  H01L21/31662 ,  H01L28/56 ,  H01L29/517 ,  H01L29/518

Abstract: 전자 디바이스용 기재상에 배치된 절연막의 표면에 적어도 산소 원자 함유 가스를 포함하는 처리 가스에 기초한 플라즈마를 조사하여 그 절연막과 전자 디바이스용 기재의 계면에 하지막을 형성한다. 절연막과 전자 디바이스용 기재 사이의 계면에 그 절연막의 특성을 향상시킬 수 있는 양질의 하지막을 얻을 수 있다.

公开(公告)号：KR100639147B1

公开(公告)日：2006-10-31

申请号：KR1020057025306

申请日：2002-01-25

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 수가와라다쿠야 ,  나카니시도시오 ,  오자키시게노리 ,  마츠야마세이지 ,  무라카와시게미 ,  다다요시히데

IPC: H01L21/3105

CPC classification number: C23C16/56 ,  C23C16/401 ,  C23C16/402 ,  H01J37/3222 ,  H01J37/3244 ,  H01L21/02164 ,  H01L21/02238 ,  H01L21/02252 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/0234 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28273 ,  H01L21/3105 ,  H01L21/31604 ,  H01L21/31612 ,  H01L21/31658 ,  H01L21/31662 ,  H01L21/76826 ,  H01L21/76828 ,  H01L29/517 ,  H01L29/518

Abstract: 본 발명은 전기적 특성이 우수한 절연층이나 반도체층을 구비한 고품질의 MOS형 반도체 등의 전자 디바이스 재료의 제조 방법을 제공하는 것을 목적으로 한다. 단결정 실리콘을 주성분으로 하는 피처리 기체 상에 CVD 처리를 실시하여 절연막을 형성하는 공정과, 상기 피처리 기체를, 복수의 슬롯이 있는 평면 안테나 부재(SPA)를 통해 처리 가스에 마이크로파를 조사함으로써 생성한 플라즈마에 노출시키고, 이 플라즈마를 이용하여 상기 절연막을 개질하는 공정을 포함한다.
마이크로파, 플라즈마, 절연층, CVD 처리

Abstract translation: 本发明的一个目的是提供一种制造诸如具有绝缘层或电特性优异的半导体层的高质量MOS半导体的电子器件材料的方法。 生成使用CVD工艺的一个步骤上，其主要组件是一个单晶硅通过经由平面天线部件（SPA）中的多个狭槽照射微波于所述处理气体形成的绝缘膜，所述目标衬底，目标气体进行 以及通过使用等离子体来改性绝缘膜的步骤。

公开(公告)号：KR1020060006109A

公开(公告)日：2006-01-18

申请号：KR1020057025306

申请日：2002-01-25

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 수가와라다쿠야 ,  나카니시도시오 ,  오자키시게노리 ,  마츠야마세이지 ,  무라카와시게미 ,  다다요시히데

IPC: H01L21/3105

CPC classification number: C23C16/56 ,  C23C16/401 ,  C23C16/402 ,  H01J37/3222 ,  H01J37/3244 ,  H01L21/02164 ,  H01L21/02238 ,  H01L21/02252 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/0234 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28273 ,  H01L21/3105 ,  H01L21/31604 ,  H01L21/31612 ,  H01L21/31658 ,  H01L21/31662 ,  H01L21/76826 ,  H01L21/76828 ,  H01L29/517 ,  H01L29/518

Abstract: A method of producing an electronic device material such as an insulating layer excellent in electric characteristics and a high-quality MOS semiconductor provided with a semiconductor layer, the method comprising the step of carrying out a CVD treating on a substrate to be treated mainly containing single-crystal silicon to form an insulting film, and the step of exposing the substrate to be treated to plasma generated by irradiating a treating gas with a microwave via a flat antenna member (SPA) having a plurality of slots to modify the insulating film using this plasma.

Abstract translation: 一种制造电性特性优异的绝缘层的电子器件材料的制造方法以及具备半导体层的高质量的MOS半导体，该方法包括以下步骤：在主要含有单体的被处理基板上进行CVD处理 晶体硅以形成绝缘膜，以及通过经由具有多个槽的平坦天线构件（SPA）用微波照射处理气体而将待处理的基板暴露于等离子体的步骤，以使用该平坦天线构件 等离子体。