센서를 이용한 주차 보조 장치 및 방법
    51.
    发明公开
    센서를 이용한 주차 보조 장치 및 방법 有权
    使用传感器的停车辅助装置及方法

    公开(公告)号:KR1020070041973A

    公开(公告)日:2007-04-20

    申请号:KR1020050097679

    申请日:2005-10-17

    Inventor: 이동준

    CPC classification number: G08G1/168 B60R21/00 B60W30/06 G08G1/0962

    Abstract: 본 발명은 센서를 이용한 주차 보조 장치 및 방법에 관한 것으로 장애물과의 거리, 및 바퀴 상태의 센서 정보를 확인하는 센서, 안내 정보를 저장하는 주차 방법 데이터 베이스, 상기 주차 방법 정보를 출력 장치로 전송하는 통신부, 장애물 감지부의 전반적인 동작을 제어하는 제어부를 포함하고, 주차 보조 장치 작동 이벤트를 확인하여 모드를 선택받는 과정, 조향 센서 및 거리 감지 센서에 의해 측정된 센서 정보를 이용하여 자차 주변의 2차원 지도를 생성하는 과정, 사용자가 주차방법을 선택하고 이에 맞는 주차 방법을 제시해 주는 과정, 상기 검색된 주차 방법 정보를 단말기로 송신하는 과정, 차량의 주차 완료를 확인하여 차량의 주차를 완료하면 자이로 센서를 이용하여 기울기를 측정하는 과정, 상기 측정된 기울기에 따라 핸드 브레이크 설정 유무를 확인하는 과정, 및 상기 핸드 브레이크 설정시 안내 멘트를 송신하는 과정을 포함하는 센서를 이용한 주차 보조 장치 및 방법에 관한 것이다.
    초음파센서, 주차 보조 장치, 사각지대확인, 주차 정보, 자이로 센서

    Abstract translation: 传输的障碍物的距离,以及车轮状态传感器,以确定用于存储引导信息基础的传感器数据,停车方法的数据的本发明,本发明的停车方法的信息涉及的停车辅助装置及方法,使用一个传感器来的输出装置 的偏差的二维地图通过使用通信单元,用于控制整个操作的障碍物检测部的控制单元,和一个停车辅助装置操作检查事件以接收选择模式的过程,由转向传感器和距离传感器的传感器信息测量周围 过程中,用户选择产生的停车方法和确认方法,该方法的停车完成后,车辆通过使用陀螺仪传感器发送所述停车方法的信息,将检索到以呈现停车方法适合在其上的设备和完整的车辆的停车时 测量所述斜率的过程中,手制动根据所测量的倾斜设定 它涉及一种方法,以及驻车辅助设备和方法使用包括发送当制动器被设置公告确认萝卜的手的步骤的传感器。

    연마 속도와 연마 패드의 조도를 향상시킬 수 있는 패드 컨디셔너 및 이를 이용하는 화학기계적 연마 장치
    52.
    发明授权
    연마 속도와 연마 패드의 조도를 향상시킬 수 있는 패드 컨디셔너 및 이를 이용하는 화학기계적 연마 장치 有权
    用于改善抛光速率和抛光垫粗糙度的化学机械抛光装置的PAD调节器

    公开(公告)号:KR100693251B1

    公开(公告)日:2007-03-13

    申请号:KR1020050018785

    申请日:2005-03-07

    CPC classification number: B24B53/017 B24D7/14

    Abstract: 본 발명은 우수한 연마 속도와 더불어 연마 패드의 조도를 향상시킬 수 있는 연마 패드 컨디셔너 및 이를 이용한 화학기계적 연마 장치를 개시한다. 개시된 본 발명의 패드 컨디셔너는 상대적으로 불규칙적인 형태와 약한 강도를 가지는 연마용 입자로 구성되는 부분을 갖는 제1 영역 및 상대적으로 규칙적인 형태와 강한 강도를 가지는 연마용 입자로 구성되는 부분을 갖는 제2 영역을 포함하는 것을 특징으로 한다. 이에 의하면, 패드 컨디셔너의 바깥 부분에는 상대적으로 규칙적인 모양을 가지는 단단한 인조 다이아몬드 입자를 고정시켜 패드 컨디셔닝 효과를 높일 수 있으며, 패드 컨디셔너의 안쪽 부분에는 상대적으로 불규칙한 모양을 갖는 약한 인조 다이아몬드 입자를 고정시켜 패드의 조도를 향상시킬 수 있다.
    화학기계적 연마 장치, 연마 패드, 패드 컨디셔너, 조도(거칠기)

    스핀온글래스 조성물 및 이를 이용한 실리콘 산화막형성방법
    56.
    发明授权
    스핀온글래스 조성물 및 이를 이용한 실리콘 산화막형성방법 失效
    旋转玻璃组合物及其半导体制造工艺中形成硅氧烷层的方法

    公开(公告)号:KR100611115B1

    公开(公告)日:2006-08-09

    申请号:KR1020040026502

    申请日:2004-04-19

    CPC classification number: C23C18/1212 C23C18/122 C23C18/1279 C23C18/1283

    Abstract: 단차부를 평탄화시키는 특성이 우수한 동시에 보이드가 없는 스핀온글래스 조성물과 이를 이용한 실리콘 산화막 형성 방법에 따르면, 상면 상에 형성된 단차부를 가지는 반도체 기판 상에 구조식이 -(SiH
    2 NH)
    n -(식 중, n은 양의 정수이다)이고, 중량 평균 분자량이 3,300 내지 3,700인 폴리실라잔을 포함하는 스핀온글래스 조성물을 도포하여 평탄한 스핀온글래스 막을 형성한다. 스핀온글래스 막을 경화하여 평탄한 실리콘 산화막으로 전환시킨다.

    게이트 패턴의 상부에 적어도 하나의 저항 패턴을 갖는플레시 메모리들 및 그 형성방법들
    57.
    发明授权
    게이트 패턴의 상부에 적어도 하나의 저항 패턴을 갖는플레시 메모리들 및 그 형성방법들 失效
    具有栅格图案上方的至少一个电阻图案的闪存记忆及其形成方法

    公开(公告)号:KR100607193B1

    公开(公告)日:2006-08-01

    申请号:KR1020040112334

    申请日:2004-12-24

    CPC classification number: H01L27/105 H01L27/11526 H01L27/11543

    Abstract: 게이트 패턴의 상부에 적어도 하나의 저항 패턴을 갖는 플레시 메모리들 및 그 형성방법들을 제공한다. 이 플레시 메모리들 및 그 형성방법들은 저항 패턴에 대한 반도체 제조 공정의 자유도를 증가시켜 줄 수 있는 방안을 제시해준다. 이를 위해서, 반도체 기판의 셀 어레이 영역 및 주변 회로 영역 내 게이트 패턴들을 형성한다. 상기 게이트 패턴들의 상부에 비트라인 패턴들이 배치된다. 상기 비트라인 패턴들은 반도체 기판의 셀 어레이 영역 및 주변 회로 영역 내 형성된다. 상기 비트라인 패턴들을 덮는 비트라인 층간절연막이 배치된다. 상기 비트라인 층간절연막 상에 적어도 하나의 저항 패턴이 배치된다. 상기 저항 패턴은 반도체 기판의 셀 어레이 영역 내 형성된다. 상기 저항 패턴을 덮도록 비트라인 층간절연막 상에 평탄화 층간절연막을 형성한다. 그리고, 상기 평탄화 층간절연막 상에 금속배선들이 형성된다. 상기 금속배선들은 반도체 기판의 셀 어레이 영역 및 주변 회로 영역 내 배치된다. 이때에, 상기 금속배선들 중 적어도 하나는 저항 패턴과 접촉하도록 형성한다.
    저항 패턴, 비트라인 패턴, 금속배선, 반도체 기판, 플레시 메모리.

    게이트 패턴의 상부에 적어도 하나의 저항 패턴을 갖는플레시 메모리들 및 그 형성방법들
    58.
    发明公开
    게이트 패턴의 상부에 적어도 하나의 저항 패턴을 갖는플레시 메모리들 및 그 형성방법들 失效
    在栅极图案顶部具有至少一个电阻图案的闪存及其形成方法

    公开(公告)号:KR1020060073886A

    公开(公告)日:2006-06-29

    申请号:KR1020040112334

    申请日:2004-12-24

    Abstract: 게이트 패턴의 상부에 적어도 하나의 저항 패턴을 갖는 플레시 메모리들 및 그 형성방법들을 제공한다. 이 플레시 메모리들 및 그 형성방법들은 저항 패턴에 대한 반도체 제조 공정의 자유도를 증가시켜 줄 수 있는 방안을 제시해준다. 이를 위해서, 반도체 기판의 셀 어레이 영역 및 주변 회로 영역 내 게이트 패턴들을 형성한다. 상기 게이트 패턴들의 상부에 비트라인 패턴들이 배치된다. 상기 비트라인 패턴들은 반도체 기판의 셀 어레이 영역 및 주변 회로 영역 내 형성된다. 상기 비트라인 패턴들을 덮는 비트라인 층간절연막이 배치된다. 상기 비트라인 층간절연막 상에 적어도 하나의 저항 패턴이 배치된다. 상기 저항 패턴은 반도체 기판의 셀 어레이 영역 내 형성된다. 상기 저항 패턴을 덮도록 비트라인 층간절연막 상에 평탄화 층간절연막을 형성한다. 그리고, 상기 평탄화 층간절연막 상에 금속배선들이 형성된다. 상기 금속배선들은 반도체 기판의 셀 어레이 영역 및 주변 회로 영역 내 배치된다. 이때에, 상기 금속배선들 중 적어도 하나는 저항 패턴과 접촉하도록 형성한다.
    저항 패턴, 비트라인 패턴, 금속배선, 반도체 기판, 플레시 메모리.

    Abstract translation: 以及在栅极图案顶部具有至少一个电阻图案的闪存及其形成方法。 这些闪存及其形成方法提供了一种增加电阻图案的半导体制造工艺的自由度的方式。 为此,形成半导体衬底的单元阵列区域和外围电路区域中的栅极图案。 位线图案设置在栅极图案上方。 位线图案形成在半导体衬底的单元阵列区域和外围电路区域中。 覆盖位线图案的位线层间绝缘膜被设置。 至少一个电阻图案设置在位线层间绝缘膜上。 电阻图案形成在半导体衬底的单元阵列区域中。 在位线层间绝缘膜上形成平坦化层间绝缘膜以覆盖电阻图案。 在平坦化层间绝缘膜上形成金属布线。 金属布线设置在半导体衬底的单元阵列区域和外围电路区域中。 此时,至少一个金属布线形成为与电阻图案接触。

    이동통신 시스템에서 순방향 데이터 전송률 제어장치 및 방법
    60.
    发明授权
    이동통신 시스템에서 순방향 데이터 전송률 제어장치 및 방법 失效
    用于控制移动通信系统中的前向数据传输速率的装置和方法

    公开(公告)号:KR100557190B1

    公开(公告)日:2006-03-03

    申请号:KR1020030085761

    申请日:2003-11-28

    CPC classification number: H04L1/0026 H04L1/0002 H04L1/1671 H04L1/20

    Abstract: 본 발명은, 적어도 하나의 단말기와, 상기 단말기와 패킷 데이터 통신이 가능한 기지국을 포함하는 이동통신 시스템에서, 상기 단말기가 순방향 데이터 전송률 제어 방법으로서, 순방향 링크 채널을 통해 상기 기지국으로부터 타겟 패킷 에러율을 포함하는 패킷 데이터 정보를 수신하여 복호한 후 복호결과에 따라 각 데이터 전송률 제어 값에 대한 타겟 PER을 조절하는 과정과, 상기 수신된 패킷 데이터 정보에 대한 채널 상태(C/I)를 추정하는 과정과, 상기 추정된 채널 상태 값을 이용하여 상기 결정된 타겟 패킷 에러율에 만족하는 DRC 값을 결정하는 과정을 포함하는 것을 특징으로 한다.
    역방향 전송률 제어, 타겟 PER, DRC, 타겟 PER 결정부.

Patent Agency Ranking