다중 프로세서 시스템의 버스중재기
    51.
    发明授权
    다중 프로세서 시스템의 버스중재기 失效
    多处理器系统的总线

    公开(公告)号:KR1019950011059B1

    公开(公告)日:1995-09-27

    申请号:KR1019920025396

    申请日:1992-12-24

    Abstract: The system commonly uses a common data without data collision in multiple processor systems. The device includes a decoder(7) which outputs an arbitration request signal from data bus(2) and slot(6), a priority encoder(8) which determines a priority signal of input signals through an arbitration bus(4), a comparator(9) which outputs an output signal of priority encoder(8), and a pairness detection circuit(13) which examines an arbitration request signal from a decoder(7). The pairness detection circuit (13) has a logic means of arbitration request signal.

    Abstract translation: 该系统通常在多个处理器系统中使用没有数据冲突的公共数据。 该设备包括从数据总线(2)和时隙(6)输出仲裁请求信号的解码器(7),通过仲裁总线(4)确定输入信号的优先级信号的优先编码器(8),比较器 (9),其输出优先编码器(8)的输出信号,以及成对检测电路(13),其从解码器(7)检查仲裁请求信号。 配对检测电路(13)具有仲裁请求信号的逻辑装置。

    컴퓨터 영상회의를 위한 비디오 데이타 제어방법

    公开(公告)号:KR1019950023065A

    公开(公告)日:1995-07-28

    申请号:KR1019930028262

    申请日:1993-12-17

    Abstract: 본 발명은 비디오 신호의 압축/복원 기법과 로컬에서 입력된 비디오 데이타와, 리모트에서 입력되어 압축된 비디오 데이타를 동시에 컴퓨터 모니터 상에 디스플레이(display)시켜 주는 오버레이 기능을 이용하여 영상회의에서의 비디어 데이타를 제어함으로써 별도의 비디오 데이타를 위한 네트워크나 출력장치 없이 일반 데이타 교환용 LAN에 연결된 PC를 가지고 영상회의를 수행할 수 있도록 하는데 목적이 있는 것으로, 로컬 카메라로 입력된 아날로그 복합 비디오 신호를 Y : U : V=4 : 2 : 2포맷의 비디오 데이타를 변환하고, 변환된 데이타를 화면에 디스플레이 할 수 있도록 디지탈 비디오 프로세서의 포트 1에 입력시킴과 동시에 압축용 비디오 이미지 프로세서에서 Px64알고리듬에 따라 압축하여 리모트로 보내고, 리모트에서 카메라로 입력되어 압축된 리모트의 비디오 데이타를 복원용 비디오 이미지 프로세서에서 Px64 알고리듬에 따라 복원한 후 디지탈 비디오 프로세서의 포트 2에 입력시켜, 로컬과 리모트 두개의 비디오 데이타를 하나의 화면에 동시에 표시될 수 있게 구성한 후, 컴퓨터의 모니트 상에 오버레이 시키는 것이 특징이다.

    다중 프로세서 시스템의 버스중재기
    53.
    发明公开
    다중 프로세서 시스템의 버스중재기 失效
    恢复多处理器系统的总线

    公开(公告)号:KR1019940015815A

    公开(公告)日:1994-07-21

    申请号:KR1019920025396

    申请日:1992-12-24

    Abstract: 본 발명은 공유자원을 충돌없이 사용하기 위해서 필요한 중재에서 구동되어 있는 중재요청신호의 갯수를 점검하여 중재에 참가하는 시기를 결정함으로써 단순히 우선순위만을 사용할 때 발생하는 편중된 중재결과를 보다 공평하게 하는 다중프로세서 시스템의 중재기에 관한 것이다.

    다중처리기 시스템에서의 인터럽트 전송 방법
    54.
    发明授权
    다중처리기 시스템에서의 인터럽트 전송 방법 失效
    如何在多处理器系统中发送中断

    公开(公告)号:KR1019920010581B1

    公开(公告)日:1992-12-07

    申请号:KR1019890019310

    申请日:1989-12-22

    Abstract: The method sends interrupt signals using time multiplexing method to perform multi-function of multi-processor system. The method comprises the steps: (A) selecting interrupt signal according to the state register output and sending contents of register file (9) to an interrupt processor when arbitrary win signal is received; (B) informing kind of interrupt vector from an interrupt requester to a register file and sending contents of a register file to an interrupt requestor; (C) sending interrupt vector to an interrupt processor; and (D) sending response signal from an interrupt processor to an interrupt processor. Each step is executed during bus synchronous signal pulse duration to send interrupt signal.

    Abstract translation: 该方法使用时间复用方法发送中断信号,执行多处理器系统的多功能。 该方法包括以下步骤:(A)当接收到任意win信号时,根据状态寄存器输出选择中断信号并将寄存器文件(9)的内容发送到中断处理器; (B)将中断请求者的中断向量通知给寄存器文件,并将寄存器文件的内容发送给中断请求者; (C)向中断处理器发送中断向量; 和(D)将响应信号从中断处理器发送到中断处理器。 总线同步信号脉冲持续时间执行每个步骤发送中断信号。

Patent Agency Ranking