公开(公告)号：KR100279745B1

公开(公告)日：2001-02-01

申请号：KR1019980048234

申请日：1998-11-11

Applicant: 한국전자통신연구원

Inventor： 남기수 ,  노태문 ,  김상기 ,  김종대 ,  이대우 ,  구진근 ,  김대용

IPC: H01L27/108

Abstract: 본 발명은 스텝모터, 자동차, 평판 디스플레이 구동 집적회로 등에 사용되는 고전압 전력소자 및 그 제조방법에 관한 것이다. 본 발명의 특징은 웰이 형성된 기판위에 트렌치 구조를 형성하고, 트렌치 측벽에 TEOS 산화막을 형성하고, 산화막과 질화막을 성장한 후 상기 게이트 채널 부분의 TEOS 산화막을 제거하기 위한 식각 영역을 정의하고, 상기 게이트 채널영역 부분의 TEOS 산화막을 식각한 후, 상기 감광막 및 질화막을 제거하며, 이어서 게이트 산화막을 성장하고, 다결정 실리콘 박막을 성장하여 트렌치 홀의 내부에 게이트 전극을 형성하고, 소오스 영역과 드레인 영역에 이온 주입하여 열처리하는 공정을 포함하는 트렌치 게이트 구조의 전력소자 제조방법을 제공함에 특징이 있다. 이러한 본 발명은, 종래의 수평 채널 구조형 고전압 전력소자를, 플라즈마 이온 식각법을 이용한 트렌치 기술을 활용하여 수직 채널 구조를 갖는 전력소자로 대체함으로써 소자가 차지하는 면적을 줄임과 동시에 드레인에서 수평 방향으로 인가되는 강한 전계를 수직으로 분산시켜 드리프트 영역에서의 충격 이온화 현상을 억제함으로써 높은 항복 전압과 낮은 ON-저항값을 갖는 전력소자를 제조할 수 있고, 얇은 게이트 단일 산화막을 사용하는 전력소자보다 전류 이득의 감소 없이 항복 전압 특성을 향상시킬 수 있다.

公开(公告)号：KR100248372B1

公开(公告)日：2000-03-15

申请号：KR1019970053153

申请日：1997-10-16

Applicant: 한국전자통신연구원

Inventor： 구진근 ,  남기수 ,  구용서 ,  이대우 ,  노태문

IPC: H01L27/06

Abstract: 본 발명은 고속, 고내압 BCD Power IC 소자의 제조 방법에 관한 것으로서, 3중 매몰층 및 에피층 형성공정, LDPMOS 소자의 드리프트 및 이중 웰 형성 공정, 트랜치 소자 격리 및 싱크(Sink) 확산 공정, HV-NMOS/HV-PMOS/LDNMOS의 드리프트 영역 및 HV-pnp 베이스 영역 동시형성 공정, HS-PSA 베이스 형성 및 문턱전압 조절 공정, 게이트, 다결정실리콘 에미터 전극형성 및 LDD 공정, 측면 산화막 형성 및 소스-드레인 영역형성 공정, 보호산화막 도포 및 금속전극 형성 공정을 수행하여 고주파/고내압/고집적화/고신뢰성화된 구조를 고안함으로써, 휴대폰 및 고속 HDD IC를 비롯한 고품위 정보통신 시스템, 가전제품, 자동차 전자제어 장치 등에 다양하게 사용할 수 있는 효과가 있다.

公开(公告)号：KR100236970B1

公开(公告)日：2000-01-15

申请号：KR1019970038667

申请日：1997-08-13

Applicant: 한국전자통신연구원

Inventor： 김상기 ,  김종대 ,  이대우 ,  노태문 ,  구진근 ,  남기수

IPC: H01L21/302

Abstract: 고전압 소자의 발달과 함께 산화막의 측면이 직각보다는 60°이하의 낮은 빗면을 원하는 경우가 있는데, 이러한 산화막 측면의 낮은 각도를 요구하는 식각은 종래의 습식식각이나 건식식각으로 구현할 수 없으나, 본 발명은 이러한 문제점을 극복하기 위하여, 본 발명은 서로 다른 온도에서 성장된 산화막 특성을 이용하여 습식식각(wet etch) 및 건식식각(dry etch)때 식각비를 이용하는 기술로서, 여러 층의 산화막을 형성하여 형성된 각 층마다 산화막 초기 성장온도나 성장후 열처리 온도를 다르게 함으로서 형성된 산화막의 선택 식각비를 다르게 만드는 기술이다.

公开(公告)号：KR100233831B1

公开(公告)日：1999-12-01

申请号：KR1019960058192

申请日：1996-11-27

Applicant: 한국전자통신연구원

Inventor： 이대우 ,  노태문 ,  백규하 ,  구진근 ,  남기수

IPC: H01L27/06

Abstract: 본 발명은 반도체 소자 제조 방법에 관한 것으로, 종래에는 게이트와 n- 확산영역을 완전히 중첩시키기 위해 주로 산화막 측벽폭을 이용하여 역 T형 구조로 게이트를 만들었으며, 공정이 매우 복잡한 단점이 있었다. 이러한 문제점을 해결하기 위해 게이트와 n- 혹은 p- 확산 영역을 완전히 중첩시키기 위해 게이트 채널 영역을 U형 혹은 V형으로 형성하여 게이트 가장자리와 중첩된 부위의 산화막 두께를 차별화하는 공정을 수행함으로써 종래의 LDD 구조보다 높은 전류 구동력과 신뢰성 특성이 개선될 뿐만 아니라, 종래의 중첩 소자보다는 게이트 전극 가장자리의 산화막 두께를 공정상에서 조절하여 게이트와 n- 혹은 p- 확산 영역간의 중첩 캐패시턴스(overlap capacitance)를 감소시켜 소자의 성능을 향상시킬 수 있는 모스페트(MOSFET) 중첩 소자 제조 방법이 제시된다.

公开(公告)号：KR1019990052558A

公开(公告)日：1999-07-15

申请号：KR1019970072051

申请日：1997-12-22

Applicant: 한국전자통신연구원

Inventor： 노태문 ,  이대우 ,  김상기 ,  구진근 ,  남기수 ,  김종대

IPC: H01L27/04

Abstract: 본 발명은 전력 소자 제조방법 및 그 구조에 관한 것으로, 특히 집적회로(IC; integrated circuits)에서 전력 소자가 동작할 때 발생되는 열을 적절하게 방열시킬 수 있는 전력 소자 제조방법 및 그 구조에 관한 것이다.
본 발명은 에스오아이 실리콘 기판에서 기판 실리콘과 활성 실리콘 층사이에 있는 층간 산화막에 구멍을 뚫어 산화막 보다 열전도도가 우수한 다이아몬드 박막을 끼워 넣음으로써 전력 소자에서 발생된 열을 효과적으로 빼 낼 수 있게 하여 소자의 동작 특성과 신뢰성을 더욱 개선시킬 수 있다.

公开(公告)号：KR1019990051079A

公开(公告)日：1999-07-05

申请号：KR1019970070318

申请日：1997-12-19

Applicant: 한국전자통신연구원

Inventor： 이대우 ,  노태문 ,  구진근 ,  남기수

IPC: H01L29/78

Abstract: 본 발명은 고전압 전력소자로서 표류영역(drift region)내에 있는 게이트 확장영역(gate extended region, 도 1의 'Le' 영역)의 절연막을 경사형 구조로 하는 LDMOS(lateral double diffused MOS) 소자 제작공정에 대한 것이다. 일반적으로 LDMOS를 이용하여 구동 IC를 제작할 경우 게이트 산화막은 p채널 LDMOS의 경우 두꺼운 반면에, n채널 LDMOS는 얇은 산화막을 갖는다. 따라서 신뢰성 측면에서 얇은 산화막을 갖는 n채널 LDMOS의 경우, n 표류영역내에 있는 게이트 확장영역의 산화막은 소자동작시 높은 전계에 의해 게이트 산화막의 파괴가 쉽게 일어난다. 본 발명에서는 이러한 종래의 고전압 전력소자의 문제점을 해결하기 위해 n채널 LDMOS의 게이트 확장영역에서의 얇은 게이트 산화막위에 저온 산화막을 증착하여 습식식각으로 절연막을 경사지게 함으로서 고전계에 의한 게이트 확장영역의 절연 파괴특성을 개선하였다. 아울러 층간절연막의 단차를 줄이고 p채널 LDMOS 공정과 함께 제작할 수 있는 고전압 전력소자 제조공정법을 제시하였다.

公开(公告)号：KR1019990016196A

公开(公告)日：1999-03-05

申请号：KR1019970038667

申请日：1997-08-13

Applicant: 한국전자통신연구원

Inventor： 김상기 ,  김종대 ,  이대우 ,  노태문 ,  구진근 ,  남기수

IPC: H01L21/302

Abstract: 고전압 소자의 발달과 함께 산화막의 측면이 직각보다는 60°이하의 낮은 빗면을 원하는 경우가 있는데, 이러한 산화막 측면의 낮은 각도를 요구하는 식각은 종래의 습식식각이나 건식식각으로 구현할 수 없으나, 본 발명은 이러한 문제점을 극복하기 위하여, 본 발명은 서로 다른 온도에서 성장된 산화막 특성을 이용하여 습식식각(wet etch) 및 건식식각(dry etch)때 식각비를 이용하는 기술로서, 여러 층의 산화막을 형성하여 형성된 각 층마다 산화막 초기 성장온도나 성장후 열처리 온도를 다르게 함으로서 형성된 산화막의 선택 식각비를 다르게 만드는 기술이다.

公开(公告)号：KR100097744B1

公开(公告)日：1996-04-02

申请号：KR1019910024252

申请日：1991-12-24

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 윤용선 ,  모승기 ,  이대우 ,  김보우

IPC: H01L21/28

公开(公告)号：KR100086195B1

公开(公告)日：1995-06-29

申请号：KR1019920009980

申请日：1992-06-09

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 모승기 ,  이대우 ,  윤용선 ,  김보우

IPC: H01L21/28 ,  H01L21/3205

公开(公告)号：KR1019950003224B1

公开(公告)日：1995-04-06

申请号：KR1019920005999

申请日：1992-04-10

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 모승기 ,  윤용선 ,  이대우 ,  김보우 ,  류환배

IPC: H01L21/28

Abstract: The method includes the steps of forming a photoresist pattern (5a) on the interlayered insulating film (4) formed on the pillar (3), selectively etching the insulating film (4) to form an opening part on the pillar (3), removing the photoresist (5a) to apply a photoresist layer (5b) for flattening thereon, etching the photoresist layer (5b) and the insulating film (4) to expose the pillar, and forming a second metal pattern (6) thereon, thereby forming a multilayered wiring structure to prevent the insulating film from remaining on the pillar.

Abstract translation: 该方法包括以下步骤：在形成在支柱（3）上的层间绝缘膜（4）上形成光致抗蚀剂图案（5a），选择性地蚀刻绝缘膜（4）以在支柱（3）上形成开口部分， 光致抗蚀剂（5a），以在其上施加光致抗蚀剂层（5b）以使其平坦化，蚀刻光致抗蚀剂层（5b）和绝缘膜（4）以暴露柱，并在其上形成第二金属图案（6），从而形成 多层布线结构，以防止绝缘膜残留在柱上。