-
公开(公告)号：KR1019960019595A
公开(公告)日：1996-06-17
申请号：KR1019940032108
申请日：1994-11-30
IPC: H01L21/328
Abstract: 본 발명은 베이스 저항을 줄이고 컬렉터-베이스 간의 접합용량을 감소시켜 소자의 성능을 향상시킬 수 있는 쌍극자 트랜지스터의 제조방법을 제공하는데 목적이 있는 것으로, 산화막을 이용한 소자격리 공정과, 켈렉터 영역에 산화막을 성장시키는 공정과, 베이스 박막/얇은 산화막/티타늄 박막/산화막을 순차적으로 적층하는 공정과, 감광막을 마스크로서 사용하여 고농도의 붕소를 이온주입하고 식각 속도 차이를 이용하여 에미터 영역의 산화막을 식각하고 노출된 티타늄 박막을 선택적으로 식각하고 열처리하여 티타늄 실리사이드를 형성하는 공정과, 베이스 전극인 티타늄 실리사이드 박막의 측면에 측면 산화막을 형성하여 베이스와 에미터를 결리시키는 공정과, 에미터 전극용 실리콘 박막의 형성 및 열처리에 의해 에미터를 형성하는 공정 및, 접점과 금속배선 형성 공정을 포함한다.
-
-
-
-
-
Patent Agency Ranking
公开(公告)号：KR1019930011282A
公开(公告)日：1993-06-24
申请号：KR1019910021081
申请日：1991-11-25
IPC: H01L29/70
Abstract: 본 발명은 정보의 고속처리를 요하는 시스템에 사용되는 바이폴라 소자구조 및 제조방법에 관한 것으로서, 종래의 바이폴라 소자의 구조는 다결정 실리콘 전극들간의 트렌치 격리영역을 정의하기 위한 측벽 질화막을 에미터다결정 실리콘 전극의 안쪽에 정의함으로써 공정 신뢰도 측면에서 두가지의 문제점을 가지고 있다.
첫째로 P+다결정 실리콘의 선택적 건식식각을 위한 다결정 실리콘 산화막 성장시 다결정 실리콘 내에서의 붕소 역산화에 의한 베이스-컬렉터 접합 깊이의 불균일성 활성 및 비활성 베이스 영역을 형성하기 위한 붕소의 동시 주입 등을 베이스 접합깊이와 불순물 분포의 제어를 곤란하게 한다.
둘째로 소자의 전체 크기를 결정하는 P+다결정 실리콘의 선행 정의는 각 전극간의 전기적 격리를 위한 다결정실리콘의 건식식각시 식각종점의 결정을 곤란하게 한다.
또한 증착 산화막에 의한 트렌치 격리영역의 목구공정은 다결정 실리콘 에미터 표면의 손상을 가져올 수 있다. 본 발명은 각 다결정 실리콘 전극간의 트렌치 격리영역을 정의하기 위한 측멱 질화막을 에미터 다결정 실리콘전극의 바깥쪽으로 형성함으로써, 다결정 실리콘의 식각종짐의 결정을 용이하게 하고, 또한 에미터 다결정 실리콘 전극상에 질화막과 N+다결정 실리콘을 이용함으로써 트렌치 격리영역의 복구를 위한 증착산화막의 건식식각의 종점의 절정과 베이스 영역에서의 불순물 분포의 제어를 용이하게 하고, 또한 다결정 실리콘 전극상에 실리사이드가 선택적으로 자기 정렬되는 구조척 개선을 통하여 공정 신뢰도와 바이폴라 소자의 성능을 향상시키도록한 것이다.-
-
公开(公告)号：KR100270332B1
公开(公告)日：2000-10-16
申请号：KR1019970058761
申请日：1997-11-07
Applicant: 한국전자통신연구원
IPC: H01L29/737
Abstract: PURPOSE: A method of manufacturing silicon germanium bipolar transistor is provided to minimize the loss of the transmission signal at the transmission line and the coupling effect, to improve the uniformity of the base resistance in the wafer, and also to reduce the base resistance. CONSTITUTION: On the semiconductor substrate on which the first conductivity type high density impurities are doped, the first semiconductor thin film where the first conductivity type low-density impurities are doped, the second semiconductor thin film(19) where the first conductivity type low-density impurities are doped, and the first insulation layer(20) are successively deposited. The first and the second semiconductor thin film are selectively etched to form at least two adjacent island-shaped patterns. The second insulation layer(21) is formed on each side wall of the two patterns, and a part of the first semiconductor thin film is selectively oxidized to thereby form a heat-oxidation layer(24). The first conductive layer pattern(25) is formed on the first area. The second conductive layer pattern(26) is formed to cover the second area and the second conductive layer pattern. The third insulation layer(27) and the third planarized conductive layer(28) are successively formed thereon and a supporting substrate is adhered to the third conductive layer(28). A silicongermanium thin film pattern(30) is formed to cover the second semiconductor thin film exposed and the first conductive pattern exposed. The fourth open insulation layers(31,32) are formed. The fourth conductive layer pattern(34) is formed to contact to the silicon germanium thin film exposed. The fifth insulation layer is formed(35). A base electrode(37), an emitter electrode(36) and a collector electrode(38) are formed.
Abstract translation: 目的：提供一种制造硅锗双极晶体管的方法，以使传输线上的透射信号的损失和耦合效应最小化，以提高晶片中的基极电阻的均匀性，并且还降低基极电阻。 构成：在第一导电型高密度杂质被掺杂的半导体衬底上掺杂有第一导电型低密度杂质的第一半导体薄膜，第二半导体薄膜（19） 掺杂密度杂质，并且第一绝缘层（20）被依次沉积。 选择性地蚀刻第一和第二半导体薄膜以形成至少两个相邻的岛状图案。 第二绝缘层（21）形成在两个图案的每个侧壁上，并且第一半导体薄膜的一部分被选择性氧化，从而形成热氧化层（24）。 第一导电层图案（25）形成在第一区域上。 形成第二导电层图案（26）以覆盖第二区域和第二导电层图案。 第三绝缘层（27）和第三平坦化导电层（28）依次形成在其上，并且支撑基板粘附到第三导电层（28）。 形成硅硅薄膜图案（30）以覆盖暴露的第二半导体薄膜和暴露的第一导电图案。 形成第四开放绝缘层（31,32）。 第四导电层图案（34）形成为与暴露的硅锗薄膜接触。 形成第五绝缘层（35）。 形成基极（37），发射极（36）和集电极（38）。
-
公开(公告)号：KR100237172B1
公开(公告)日：2000-01-15
申请号：KR1019960065728
申请日：1996-12-14
Applicant: 한국전자통신연구원 , 삼진컴퓨터 주식회사 , 기륭전자 주식회사
IPC: H01L21/30
Abstract: 본 발명은 다이아몬드 박막을 사용한 이종접합 반도체 기판 및 제조방법에 관한 것으로, 다이아몬드박막이 반도체기판위에 있는 구조나, 추가적으로 다이아몬드박막위에 반도체박막이 있는 구조거나, 더 나아가 능동소자영역이 다이아몬드박막으로 격리되고 필드영역이 다이아몬드로 되어 있는 형태의 기판 구조를 갖는 이종접합 반도체 기판 및 그 제조방법에 관한 것이다.
-
公开(公告)号：KR100218668B1
公开(公告)日：1999-09-01
申请号：KR1019960065727
申请日：1996-12-14
Applicant: 한국전자통신연구원 , 삼진컴퓨터 주식회사 , 기륭전자 주식회사
IPC: H01L21/328
CPC classification number: H01L29/0649 , H01L29/0821 , H01L29/66265 , H01L29/66272
Abstract: 본 발명은 바이폴라 소자의 컬렉터 장치 및 그 제조 방법에 관한 것으로 수평 구조 컬렉터가 매몰산화막에 의해 기판과 격리되게 하고, 매몰컬렉터 또한 컬렉터와 수평적으로 연결되도록 하여, 고출력화를 위한 고항복전압화와 동시에 고속화를 이룰 수 있는 바이폴라 소자의 컬렉터 장치 및 그 제조방법에 관한 것이다.
-
-
-
-
-
-
-
-
-
Search Results
104
records
(took 0.02 seconds)
