-
公开(公告)号：KR100587486B1
公开(公告)日：2006-06-09
申请号：KR1020040071871
申请日：2004-09-08
Applicant: 한국전자통신연구원
IPC: G02F1/13
CPC classification number: H04N17/04 , G02F1/1309 , G09G2320/043 , G09G2360/145 , H05B33/0896
Abstract: 본 발명은 디스플레이 판넬의 화상 및 수명 측정 장치에 관한 것으로, 측정을 위한 적어도 하나의 디스플레이 판넬이 내부에 위치되며, 내부의 온도 및 습도 조건을 일정하게 유지하는 챔버, 상기 챔버 내에 설치되며, 상기 디스플레이 판넬의 화상신호를 얻기 위한 적어도 하나의 카메라, 제어신호에 따라 측정에 필요한 펄스 형태의 바이어스 전압 및 전류를 제공하며, 상기 디스플레이 판넬의 구동시 전압 및 전류를 측정하여 디지털 데이터로 변환하는 바이어스 공급 및 측정부, 상기 카메라에 의해 얻어진 화상신호를 디지털 데이터로 변환하는 변환부, 및 상기 바이어스 공급 및 측정부와 상기 변환부로부터 상기 디지털 데이터들을 입력받아 파라메터들을 생성하고, 상기 파라미터들을 이용하여 상기 디스플레이 판넬의 수명을 분석하는 제어 및 데이터 처리부를 포함한다.
디스플레이 판넬, 수명, 카메라, 화상신호, 파라메터, 펄스 파형-
52.发明公开전기 발광 고분자 합성용 단량체의 제조방법, 이로부터얻은 단량체, 이 단량체로부터 얻은 전기 발광 고분자,이를 포함한 전기 발광 소자 및 이를 이용한 자체 발광디스플레이 失效用于合成电致发光聚合物的单体的方法，通过该方法获得的单体，由单体制成的电致发光聚合物，包含聚合物的电致发光器件和使用该器件的自发光显示器
公开(公告)号：KR1020060029038A
公开(公告)日：2006-04-04
申请号：KR1020040078012
申请日：2004-09-30
Applicant: 한국전자통신연구원
IPC: C09K11/06
Abstract: 본 발명은 전기 발광 고분자 합성용 경화성 관능기를 갖는 단량체를 저가격의 간단한 합성법으로 제조하는 방법, 이로부터 얻은 단량체, 이 단량체로부터 얻은 전기 발광 고분자, 이를 포함한 전기 발광 소자 및 이를 이용한 자체 발광 디스플레이를 개시하며, 본 발명에 따른 경화성 관능기를 갖는 단량체는 하기와 같은 구조를 갖는다:
상기 식에서, X는 할로겐, 붕산 또는 붕산 에스테르이고, R
1 및 R
2 는 서로 같거나 다르고, 각각 선형 또는 분지형의 C
2 -C
22 알킬기 또는 C
2 -C
22 알킬기로 치환된 아릴기이며, R
1 및 R
2 는 서로 결합하여 연결될 수 있도록 -O, 또는 -S와 같은 헤테로원자, 이중결합, 또는 삼중결합을 포함한다.
전기 발광 고분자, 플루오렌, 경화성-
公开(公告)号：KR100517821B1
公开(公告)日：2005-09-30
申请号：KR1020030020781
申请日：2003-04-02
Applicant: 한국전자통신연구원
Abstract: 본 발명은 형광체를 구비하는 아노드 판과 전계 에미터와 이의 전계방출 전류를 제어하는 제어소자를 갖는 캐소드 판 사이에, 관통하는 게이트 구멍을 가지고 그 주위에는 게이트 전극을 구비하는 게이트 판을 구비하는 전계 방출 디스플레이에 관한 것으로, 캐소드 판의 전계 에미터는 게이트 구멍을 통하여 상기 아노드 판의 형광체와 서로 대향할 수 있도록 구성된다.
본 발명에 의하면, 디스플레이의 스캔 및 데이터 신호를 각 픽셀의 제어 소자에 입력하여 구동함으로써 디스플레이 행열 구동 전압을 감소시킬 수 있고, 전계 방출에 필요한 전기장을 게이트 판의 게이트 전극을 통하여 인가할 수 있기 때문에 아노드 판과 캐소드 판의 간격을 자유로이 조절할 수 있으며, 이에 따라 아노드 판에 고전압을 인가할 수 있게 되어 전계 방출 디스플레이의 휘도를 크게 높일 수 있다.-
公开(公告)号：KR1020050057712A
公开(公告)日：2005-06-16
申请号：KR1020030089372
申请日：2003-12-10
Applicant: 한국전자통신연구원
CPC classification number: H01J29/04 , H01J29/481 , H01J31/127 , H01J2201/319 , H01J1/30 , C01B32/05
Abstract: 본 발명은 형광체를 구비하는 아노드 판과 전계 에미터와 이에 인가 전압을 제어하는 제어소자를 갖는 캐소드 판 사이에 경사진 내벽을 가지는 게이트 구멍과 그 상부 주위에는 게이트 전극을 구비하는 전계 방출 디스플레이를 제공한다.
상술한 발명에 의하면, 게이트 전극에 인가되는 전압은 아노드 전압에 의한 전계 에미터의 전자방출을 억제하며 전체적으로 균일한 전위를 형성함으로써 국부적인 아킹을 방지하여 수명을 향상시킬 수 있고, 경사진 내벽을 갖는 게이트 구멍은 전계 에미터로부터 방출된 전자를 아노드의 형광체에 집속시키는 역할을 하고 이에 따라 추가적인 포커싱 그리드 없이도 고해상도의 전계 방출 디스플레이를 제조가능하게 한다.-
公开(公告)号：KR100494038B1
公开(公告)日：2005-06-13
申请号：KR1020020045477
申请日：2002-08-01
Applicant: 한국전자통신연구원
IPC: H01L29/786
Abstract: 본 발명은 고전압에 견디기 위해 수직 방향의 오프셋을 갖는 고전압 비정질 박막 트랜지스터에 관한 것으로, 게이트 전극, 게이트 전극 상에 형성된 게이트 절연막, 게이트 절연막 상의 소정부위에 형성된 활성층, 활성층 상에 소오스/드레인 전극과의 컨택 특성을 향상시키기 위한, 도핑된 비정질 실리콘층 및 전체 구조상에 형성된 소오스/드레인 전극을 포함하며,활성층 채널의 가장자리 영역과 상기 소오스 및/또는 드레인 전극 사이에 수직방향으로 형성된 비정질 실리콘층의 오프셋을 갖는 고전압 비정질 박막 트랜지스터를 제공한다.
이러한 구성을 통하여, 수평구조의 오프셋을 갖는 고전압 비정질 박막 트랜지스터가 가지는 엄격한 공정상의 제약이 따르는 문제점을 해결하고, 오프셋을 공정상 용이하게 제어하여, 고전압 박막트랜지스터의 특성을 안정화하며, 저렴한 공정비용을 확보할 수 있도록 하는 것이다.-
Patent Agency Ranking
公开(公告)号：KR1020040051469A
公开(公告)日：2004-06-18
申请号：KR1020030014782
申请日：2003-03-10
Applicant: 한국전자통신연구원
Abstract: PURPOSE: A triode type field emission device and a field emission display are provided to maintain a low driving voltage and minimize a power consumption by preventing a leakage current. CONSTITUTION: A triode type field emission device comprises a lower electrode(402) arranged on an insulating substrate(401); a carbon nanotube mixture arranged on the lower electrode; an insulating mesh gate plate(403) having a plurality of holes corresponding to the position of the carbon nanotube mixture array, wherein the size of the top of each of the holes is smaller than the size of the bottom of the hole; an extraction electrode(404) arranged on the insulating mesh gate plate; an upper electrode(407) spaced apart from the extraction electrode; and a spacer(406) interposed between the extraction electrode and the upper electrode.
Abstract translation: 目的：提供三极管型场致发射器件和场致发射显示器以保持低驱动电压并且通过防止漏电流来最小化功耗。 构造：三极管型场发射器件包括布置在绝缘衬底（401）上的下电极（402）。 布置在下电极上的碳纳米管混合物; 具有对应于碳纳米管混合物阵列的位置的多个孔的绝缘网栅板（403），其中每个孔的顶部的尺寸小于孔的底部的尺寸; 布置在所述绝缘网栅板上的引出电极（404） 与所述引出电极间隔开的上电极（407）; 以及插入在所述引出电极和所述上部电极之间的间隔物（406）。
-
公开(公告)号：KR1020020058638A
公开(公告)日：2002-07-12
申请号：KR1020000086752
申请日：2000-12-30
Applicant: 한국전자통신연구원
IPC: H01L21/336
Abstract: PURPOSE: A fabrication method of TFTs(Thin Film Transistors) is provided to improve an operational characteristic, a manufacturing time, and a manufacturing cost by forming a thin active layer without a damage. CONSTITUTION: After forming a gate electrode(32) on a substrate(31), an isolating layer(33), an active layer(34) and an n+ doped layer(35) are sequentially and continuously formed. Then, a pattern is formed to enclose the upper portion of the gate electrode(32) by selectively etching the n+ doped layer(35) and the active layer(34). After depositing a metal layer(36) on the entire surface of the resultant structure, a source and a drain are formed on the resultant structure with a defined interval each other by selectively removing the metal layer(36). Then, the active layer(34) is partially exposed without a damage by selectively etching the n+ doped layer(35) using a high etch selectivity rate of the active layer(34).
Abstract translation: 目的：提供TFT（薄膜晶体管）的制造方法，通过在没有损坏的情况下形成薄的活性层来提高操作特性，制造时间和制造成本。 构成：在基板（31）上形成栅电极（32）之后，依次连续地形成隔离层（33），有源层（34）和n +掺杂层（35）。 然后，通过选择性地蚀刻n +掺杂层（35）和有源层（34），形成图案以包围栅电极（32）的上部。 在所得结构的整个表面上沉积金属层（36）之后，通过选择性地去除金属层（36），在所得结构上以规定的间隔形成源极和漏极。 然后，通过使用有源层（34）的高蚀刻选择率选择性蚀刻n +掺杂层（35），有源层（34）被部分地暴露而没有损坏。
-
-
公开(公告)号：KR101923725B1
公开(公告)日：2018-11-29
申请号：KR1020120076275
申请日：2012-07-12
Applicant: 한국전자통신연구원
IPC: H01L51/50 , G02F1/1368 , H05B33/10
CPC classification number: H01L51/5203 , G02F2201/44 , H01L27/3232 , H01L51/56
Abstract: 본발명은듀얼모드디스플레이장치및 그의제조방법을개시한다. 그의장치는, 제 1 기판과, 상기제 1 기판상의제 1 전극과, 상기제 1 전극및 상기제 1 기판에대향하는제 2 기판과, 상기제 2 기판과상기제 1 전극사이의제 2 전극과, 상기제 1 전극과상기제 2 전극사이의제 3 전극과, 상기제 1 전극과상기제 3 전극사이의광 스위칭층과, 상기제 2 전극과상기제 3 전극사이의유기발광층을포함한다.
-
公开(公告)号：KR101899423B1
公开(公告)日：2018-11-01
申请号：KR1020170050301
申请日：2017-04-19
Abstract: 정전용량방식의지문인식센서어레이가투명한패널형태로제공되는투명지문인식패널및 디스플레이패널상에이러한투명지문인식패널을포함하는지문인식디스플레이장치가개시된다. 상기지문인식센서어레이는, 다수의게이트라인; 상기다수의게이트라인과교차하는다수의리드아웃라인; 및, 상기다수의게이트라인과상기다수의리드아웃라인의교차점마다대응되도록배치된적어도하나의센서화소전극을갖는다수의센서화소;를포함하고, 서로인접한 N개(N은 2 이상의자연수)의게이트라인에대응되는 N개행의센서화소로이루어진일시적검출화소그룹의각 센서화소전극으로부터상기다수의리드아웃라인을통해동시에정전용량신호를검출하며, 상기다수의게이트라인에순차적으로인가되는게이트온(On) 신호가 1개의라인단위로시프트(shift) 될때마다상기일시적검출화소그룹도 1개의행씩순차적으로시프트되도록구동된다.
-
-
-
-
-
-
-
-
-
Search Results
291
records
(took 0.027 seconds)
