公开(公告)号：FR2984010B1

公开(公告)日：2014-01-03

申请号：FR1161408

申请日：2011-12-09

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  FORNARA PASCAL ,  DI-GIACOMO ANTONIO

IPC: H01L27/00

公开(公告)号：FR2982080B1

公开(公告)日：2013-11-22

申请号：FR1159718

申请日：2011-10-26

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  RIVERO CHRISTIAN

IPC: H01L35/34 ,  H01L35/28

公开(公告)号：FR2968454A1

公开(公告)日：2012-06-08

申请号：FR1060126

申请日：2010-12-06

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  RIVERO CHRISTIAN

IPC: H01L23/544 ,  H01L27/08

Abstract: Procédé d'identification d'un circuit intégré comportant une zone métallique (ZM) formée lors de la fabrication du circuit intégré, le procédé comprenant une détermination (10) d'une empreinte représentative de la structure granulaire de ladite zone métallique, une élaboration (11) d'une information d'identification (Id) dudit circuit intégré à partir de ladite empreinte, et un stockage (12) de ladite information d'identification dans une mémoire non volatile (NVM) du circuit intégré.

公开(公告)号：FR3069377B1

公开(公告)日：2020-07-03

申请号：FR1756935

申请日：2017-07-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  DELALLEAU JULIEN

IPC: H01L29/78 ,  H01L21/302 ,  H01L21/336 ,  H01L27/115

Abstract: Circuit intégré comportant au moins un transistor MOS (T1) situé dans et sur un substrat semi-conducteur (SB) et ayant une région de drain (11), une région de source (13) et une région de grille (14), la région de grille comportant une première région (16) isolée de et située au-dessus du substrat et une deuxième région (18) isolée de et située au-dessus de la première région, la première région (16) ayant une première longueur (L16) comptée dans la direction drain source et la deuxième région (18) ayant une deuxième longueur (L18) comptée dans la direction drain source, la première longueur (L16) étant plus grande que la deuxième longueur (L18), la première région (16) débordant longitudinalement dans la direction drain source au moins d'un côté de la deuxième région (18) au-dessus d'au moins l'une des régions de source et de drain.

公开(公告)号：FR3069374B1

公开(公告)日：2020-01-17

申请号：FR1756937

申请日：2017-07-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  BOUTON GUILHEM ,  FORNARA PASCAL ,  DELALLEAU JULIEN

IPC: H01L29/772 ,  H01L21/331

Abstract: Circuit intégré (CI) comprenant au moins un transistor MOS (T3) réalisé sur et dans une zone active (ZA) comportant une région de source (13), une région de drain (11), la zone active (ZA) étant entourée d'une région isolante (10), le transistor ayant une région de grille (14) comprenant deux flancs (FLA, FLB) s'étendant transversalement à la direction source-drain, chevauchant deux bords opposés (BD1, BD2) de la zone active, et possédant au niveau de chaque zone de chevauchement au moins une languette (17) saillant au pied d'au moins un flanc de la région de grille (14) et recouvrant une partie de la zone active et une partie de la région isolante.

公开(公告)号：FR3069369B1

公开(公告)日：2019-11-01

申请号：FR1756938

申请日：2017-07-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： DELALLEAU JULIEN ,  RIVERO CHRISTIAN

IPC: H01L21/70 ,  H01L21/8232 ,  H05K1/02 ,  H05K3/00

Abstract: Circuit intégré comprenant un substrat semiconducteur (SB) et une partie d'interconnexion (10), au moins une zone de substrat (13) située dans le substrat et délimitée par une zone isolante (11), et une région de polysilicium (20) comportant au moins une partie située sur ladite zone isolante (11), ladite au moins une partie de la région de polysilicium (20) comportant à son pied une languette (21) s'étendant au dessus de la zone isolante (11) en direction de ladite au moins une zone de substrat, une région isolante (30) située entre le substrat et ladite partie d'interconnexion et recouvrant ladite au moins une zone de substrat (16) et ladite région de polysilicium (20), et un plot (Ep) électriquement conducteur traversant ladite région isolante (30) et possédant une première extrémité (Exp1) en contact électrique avec une portion de la languette (21) et avec une partie de ladite au moins une zone (16) de substrat et une deuxième extrémité (Exp2) en contact électrique avec ladite partie d'interconnexion (10).

公开(公告)号：FR3059144B1

公开(公告)日：2019-05-31

申请号：FR1661346

申请日：2016-11-22

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  FORNARA PASCAL ,  BOUTON GUILHEM ,  LISART MATHIEU

IPC: H01L21/04 ,  H05K1/02

Abstract: Circuit intégré, comprenant une partie d'interconnexion (PITX) comportant au moins un niveau de vias (V1) situé entre un niveau de métallisation inférieur (M2), recouvert d'une couche d'encapsulation isolante (C1) et d'une couche isolante inter niveaux de métallisation (C2), et un niveau de métallisation supérieur (M2), et au moins une discontinuité électrique (CS3) entre au moins un via (V11) dudit niveau de vias et au moins une piste (P1) dudit niveau de métallisation inférieur, ladite au moins une discontinuité électrique comportant une couche isolante additionnelle (CS3), de composition identique à celle de la couche isolante inter niveaux de métallisation (C2), située entre ledit au moins un via (V11) et ladite au moins une piste (P10) et bordée par ladite couche d'encapsulation (C1).

公开(公告)号：FR3069954A1

公开(公告)日：2019-02-08

申请号：FR1757372

申请日：2017-08-01

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： MARZAKI ABDERREZAK ,  RIVERO CHRISTIAN ,  HUBERT QUENTIN

IPC: H01L23/00 ,  G05B1/01

Abstract: Circuit électronique intégré comportant un substrat semi-conducteur (1) comprenant un caisson semi-conducteur (2) isolé du reste du substrat (1) par au moins une région semi-conductrice (3) réalisée au moins en partie sous le caisson semi-conducteur (2), et comprenant un dispositif (DIS) de détection d'un amincissement du substrat (1) par sa face arrière comportant un transistor vertical (TR2), des moyens de polarisation du transistor vertical, et des moyens de comparaison (5) couplés au transistor vertical (TR2) et configurés pour générer un signal (RST) ayant une première valeur si la valeur du courant traversant le transistor vertical (TR2) est supérieure ou égale à une valeur seuil, et une deuxième valeur si la valeur du courant traversant le transistor vertical (TR2) est inférieure à la valeur seuil.

公开(公告)号：FR3059145A1

公开(公告)日：2018-05-25

申请号：FR1661347

申请日：2016-11-22

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  FORNARA PASCAL ,  BOUTON GUILHEM ,  LISART MATHIEU

IPC: H01L21/04 ,  H05K1/02

Abstract: Circuit intégré, comprenant au-dessus d'un substrat semiconducteur (SB) une multitude de plots électriquement conducteurs situés respectivement entre des zones de composants du circuit intégré et un premier niveau de métallisation du circuit intégré et enrobés dans une région isolante (RIS2), ladite multitude de plots comportant des premiers plots (PLT1) en contact électrique avec des premières zones de composant correspondantes (Z1) et au moins un deuxième plot non en contact électrique avec une deuxième zone de composant correspondante (Z2), de façon à former au moins une discontinuité électrique.

公开(公告)号：FR3048103B1

公开(公告)日：2018-03-23

申请号：FR1651424

申请日：2016-02-22

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  RIVERO CHRISTIAN

IPC: G06F21/70 ,  G06F21/55