公开(公告)号：FR3084180B1

公开(公告)日：2020-08-14

申请号：FR1856583

申请日：2018-07-17

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： EL KHOURASSANI YASSINE ,  VALDENAIRE PATRICK ,  ARDICHVILI EMMANUEL

IPC: G06F13/42 ,  G06F13/28

Abstract: Système sur puce, comprenant un circuit d'interconnexion (ICN) comportant au moins p interfaces d'entrée (IEi) et au moins k interfaces de sortie (IS1-ISk), avec p supérieur à k, p équipements sources (ESi) respectivement couplés auxdites p interfaces d'entrée, k ports d'accès (PA1-PAk ) respectivement couplés auxdites N interfaces de sortie et appartenant à au moins un équipement cible (EC1), chaque équipement source étant configuré pour délivrer des transactions (T1-Tp) audit au moins un équipement cible (EC1) via l'un des ports d'accès, chaque port d'accès comportant un moyen de mémoire configuré pour stocker temporairement les transactions reçues par le port d'accès et délivrer un signal de remplissage (SGr) représentatif de son taux de remplissage courant, et un module de commande (DPS) configuré pour recevoir les signaux de remplissage courants des ports d'accès et sélectionner les ports d'accès éligibles pour recevoir une transaction en fonction du taux de remplissage courant de leur moyen de mémoire associé.

公开(公告)号：FR3054948A1

公开(公告)日：2018-02-09

申请号：FR1657569

申请日：2016-08-04

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： DEMANGE NICOLAS

IPC: H05K1/16 ,  H01L29/72

Abstract: Circuit intégré comprenant des moyens de régulation (2) comportant un seul transistor (21) ou un groupe de plusieurs transistors en parallèle, connecté entre les deux bornes (B1, B2) et des moyens de commande (3) configurés pour rendre les moyens de régulation (2) inactifs lors de l'apparition d'une impulsion générée par une décharge électrostatique quel que soit le sens de circulation de ladite décharge entre les deux bornes (B1, B2).

公开(公告)号：FR3029000B1

公开(公告)日：2017-12-22

申请号：FR1461339

申请日：2014-11-24

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： TAILLIET FRANCOIS ,  BATTISTA MARC

IPC: G11C8/14 ,  G11C5/02

公开(公告)号：FR3052254A1

公开(公告)日：2017-12-08

申请号：FR1655182

申请日：2016-06-07

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： ONDE VINCENT

IPC: G01D5/249 ,  H03M7/00

Abstract: L'élément rotatif est équipé d'un motif représentatif d'un code binaire réfléchi sur au moins trois bits. Un étage de détection (ET1) comportant au moins trois capteurs (CPTX, CPTY, CPTZ) coopérant avec l'élément rotatif (1) est configuré pour délivrer un signal incident (X,Y,Z) codé en binaire réfléchi sur au moins trois bits, comportant éventuellement un ou des états interdits, lors de la rotation dudit motif (MTF) devant lesdits capteurs. Un circuit de transcodage (2) est configuré pour convertir le signal incident en un signal intermédiaire (A, B) codé en binaire réfléchi sur deux bits. Un étage de décodage (3) reçoit le signal intermédiaire et comporte un circuit de décodage (30) configuré pour délivrer au moins un signal d'horloge (CLK1) représentatif de la quantité de rotation de l'élément rotatif (1) et un signal de direction (DIR) représentatif du sens de rotation. Un étage de traitement (4) est configuré pour déterminer le mouvement de l'élément rotatif et comporte au moins un compteur à usage générique (40) destiné à recevoir ledit au moins signal d'horloge (CLK1) et ledit signal de direction (DIR).

公开(公告)号：FR3051599A1

公开(公告)日：2017-11-24

申请号：FR1654371

申请日：2016-05-17

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： SARAFIANOS ALEXANDRE ,  NICOLAS BRUNO

IPC: H01L23/58

Abstract: L'invention concerne un dispositif de protection d'un circuit intégré, comportant : des groupes d'éléments de détection d'un rayonnement (42) répartis dans un arrangement matriciel ; des portes logiques (44, 46) combinant des sorties des éléments de détection par ligne et par colonne, chaque sortie d'élément de détection étant reliée à une porte combinant une ligne et à une porte combinant une colonne ; et un circuit d'interprétation des signaux fournis par lesdites portes logiques et comportant un compteur d'événements et un élément de temporisation.

公开(公告)号：FR3051086A1

公开(公告)日：2017-11-10

申请号：FR1654078

申请日：2016-05-04

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： NICOLAI JEAN ,  MARTINEZ ALBERT

IPC: H03K21/10

Abstract: L'invention concerne un circuit de comptage d'impulsions fournies par un circuit ayant au moins deux bornes (251, 231) de fourniture de signaux impulsionnels inversés, comportant : un premier compteur (91) des impulsions d'un premier signal impulsionnel fournissant un premier compte ; un deuxième compteur (93) des impulsions d'un deuxième signal impulsionnel fournissant un deuxième compte ; et un élément (95) de sélection de l'un des comptes.

公开(公告)号：FR3050739A1

公开(公告)日：2017-11-03

申请号：FR1653940

申请日：2016-05-02

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： BOIVIN PHILIPPE

IPC: C23C16/44 ,  H01L29/06

Abstract: La mémoire non-volatile du type mémoire résistive à accès direct à base d'oxyde comprend, au sein de la partie d'interconnexion du circuit intégré, un plan-mémoire comportant des cellules-mémoires capacitives (CEL) s'étendant selon une première direction (X) et une deuxième direction (Y) orthogonales et comportant chacune une première électrode (BE), une région diélectrique (MOX) et une deuxième électrode (TE). Le plan mémoire (PM) comprend des plots conducteurs de forme carrée ou rectangulaire formant lesdites premières électrodes, ledit empilement de la couche diélectrique (MOX) et de la deuxième couche conductrice (CC2) recouvre lesdits plots dans la première direction (X) et forme dans la deuxième direction (Y) des bandes conductrices (BDY) s'étendant sur et entre lesdits plots, les deuxièmes électrodes (TE) étant formées par des zones desdites deuxièmes bandes (BDY) en regard desdits plots.

公开(公告)号：FR3050318A1

公开(公告)日：2017-10-20

申请号：FR1653451

申请日：2016-04-19

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： RIVERO CHRISTIAN ,  ESCALES JEAN-PHILIPPE

IPC: H01L23/60 ,  H01L23/482

Abstract: Utilisation d'un empilement comportant une double passivation (CPSI, CPSS) et localement gravé de façon à découvrir des plots de contact (PLCT) d'un circuit intégré situés au dessus du dernier niveau de métallisation d'une partie d'interconnexion du circuit intégré, pour protéger ledit circuit intégré contre un claquage d'au moins une région diélectrique au moins en partie poreuse séparant deux éléments électriquement conducteurs de la partie d'interconnexion du circuit intégré, claquage provoqué par une conduction électrique assistée par la présence de défauts au sein de ladite au moins une région diélectrique.

公开(公告)号：FR3049111A1

公开(公告)日：2017-09-22

申请号：FR1652379

申请日：2016-03-21

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  STMICROELECTRONICS (CROLLES 2) SAS ,  STMICROELECTRONICS (ROUSSET) SAS

Inventor： WEBER OLIVIER ,  RICHARD EMMANUEL ,  BOIVIN PHILIPPE

IPC: H01L25/16

Abstract: L'invention concerne un procédé de réalisation de transistors bipolaires et de transistors MOS, comprenant les étapes suivantes : a) prévoir une couche semiconductrice sur une couche isolante (22) ; du côté des transistors bipolaires : b) former une région isolante comprenant ladite couche isolante et s'étendant jusqu'à la face supérieure ; c) graver des ouvertures à travers ladite région isolante, délimitant ainsi des murs isolants (58) ; d) remplir les ouvertures par des premières portions épitaxiées (60) ; et e) doper les premières portions épitaxiées et une première région (96) s'étendant sous les premières portions épitaxiées et sous les murs isolants ; du côté des transistors bipolaires et du côté des transistors MOS : f) former des structures de grille (100) ; g) former des deuxièmes portions épitaxiées ; et h) réaliser un dopage du premier type de conductivité des deuxièmes portions épitaxiées recouvrant les premières portions épitaxiées.

公开(公告)号：FR3038133B1

公开(公告)日：2017-08-25

申请号：FR1555733

申请日：2015-06-23

Applicant: STMICROELECTRONICS (CROLLES 2) SAS ,  STMICROELECTRONICS (ROUSSET) SAS

Inventor： BOIVIN PHILIPPE ,  JEANNOT SIMON

IPC: H01L27/108 ,  G11C7/18