公开(公告)号：KR1020020042277A

公开(公告)日：2002-06-05

申请号：KR1020000072093

申请日：2000-11-30

Applicant: 삼성전자주식회사

Inventor： 신홍재 ,  김원진

IPC: H01L21/316

CPC classification number: H01L21/02216 ,  H01L21/02126 ,  H01L21/02282 ,  H01L21/3124 ,  H01L21/3125 ,  H01L21/3145 ,  H01L21/31612 ,  H01L21/3185 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

Abstract: PURPOSE: A method for forming insulating layer of a semiconductor device and a semiconductor device using the same are provided to form an insulating layer without a void and prevent a crack and a short by using an SOG(Spin On Glass) and a CVD(Chemical Vapor Deposition) insulating layer on a compactly formed pattern. CONSTITUTION: An SOG(Spin On Glass) insulating layer(17) is formed on a planarized substrate(10) having a plurality of bit line patterns(15) made of a conductive layer(11) and a passivation layer(13). The SOG insulation layer(17) remains between the bit line pattern(15) after etching. At this time, the SOG insulating layer(17) is completely removed in a portion having a wide width between the bit line pattern(15) and remains in a portion having a considerably narrow width between the bit line pattern(15), thereby improving a step coverage. Then, a CVD(Chemical Vapor Deposition) insulation layer(19) having a good gap fill characteristic is formed on the resultant structure, thereby completely preventing a void.

Abstract translation: 目的：提供一种用于形成半导体器件的绝缘层的方法和使用其的半导体器件，以形成无空隙的绝缘层，并且通过使用SOG（旋转玻璃）和CVD（化学品（化学））来防止裂纹和短路 气相沉积）绝缘层。 构成：在具有由导电层（11）和钝化层（13）制成的多个位线图案（15）的平坦化基板（10）上形成SOG（自旋玻璃）绝缘层17。 蚀刻后，SOG绝缘层（17）保持在位线图案（15）之间。 此时，SOG绝缘层（17）在位线图案（15）之间具有宽宽度的部分被完全去除，并且保留在位线图案（15）之间具有相当窄的宽度的部分中，由此改善 一步覆盖。 然后，在所得结构上形成具有良好间隙填充特性的CVD（化学气相沉积）绝缘层（19），从而完全防止空隙。

公开(公告)号：KR1020010047951A

公开(公告)日：2001-06-15

申请号：KR1019990052390

申请日：1999-11-24

Applicant: 삼성전자주식회사

Inventor： 신홍재

IPC: H01L21/3205

Abstract: PURPOSE: A copper interconnection layer of a semiconductor device using an aluminum pillar is provided to reduce capacitance of a capacitor between aluminum pillars and to decrease resistor-capacitor(RC) delay time, by making a silicon nitride layer as a diffusion and oxidation blocking layer not left between the aluminum pillars. CONSTITUTION: The first interlayer dielectric(23) is formed on a lower layer(21), and the first trench(25) is formed in the periphery of the surface of the first insulating layer. The first copper interconnection layer(29a) buries the first trench. An etch stop pattern(31a) and an aluminum pillar(33a) are sequentially formed on the first copper interconnection layer. A diffusion and oxidation blocking layer(37a) is formed only on the first copper interconnection layer except on both sidewalls of the aluminum pillar. The second interlayer dielectric(38) is formed on the diffusion and oxidation blocking layer and the aluminum pillar, having the second trench exposing the upper portion of the aluminum pillar. The second copper interconnection layer(43a) buries the second trench.

Abstract translation: 目的：提供使用铝柱的半导体器件的铜互连层，以减小铝柱之间的电容器的电容，并通过使氮化硅层作为扩散和氧化阻挡层来减小电阻器（RC）的延迟时间 不留在铝柱之间。 构成：第一层间电介质（23）形成在下层（21）上，第一沟槽（25）形成在第一绝缘层的表面的周边。 第一铜互连层（29a）埋在第一沟槽中。 在第一铜互连层上依次形成蚀刻停止图案（31a）和铝柱（33a）。 扩散和氧化阻挡层（37a）仅在铝柱的两个侧壁上形成在第一铜互连层上。 第二层间电介质（38）形成在扩散和氧化阻挡层和铝柱上，第二沟槽露出铝柱的上部。 第二铜互连层（43a）埋入第二沟槽。

公开(公告)号：KR1020000074613A

公开(公告)日：2000-12-15

申请号：KR1019990018663

申请日：1999-05-24

Applicant: 삼성전자주식회사

Inventor： 정현담 ,  박희숙 ,  신홍재 ,  김병준

IPC: H01L21/31

CPC classification number: H01L23/53295 ,  C04B35/5603 ,  C04B35/565 ,  H01L21/02137 ,  H01L21/0214 ,  H01L21/02282 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/02362 ,  H01L21/3122 ,  H01L21/76801 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76835 ,  H01L23/5222 ,  H01L23/5226 ,  H01L23/5329 ,  H01L2924/0002 ,  Y10T428/24843 ,  Y10T428/24926 ,  Y10T428/263 ,  Y10T428/31663 ,  H01L2924/00

Abstract: PURPOSE: A multi-layered insulating layer including an insulating film containing a silicon-methyl combination is provided to reduce a resistor-capacitor(RC) delay occurring in a metal interconnection system, by using a low dielectric material such as methyl silesquioxane to form a multi-layered structure. CONSTITUTION: A multi-layered insulating layer including an insulating film containing a silicon-methyl combination comprises the first insulating layer(130), an adhesive surface(130a) and the second insulating layer. The first insulating layer contains a Si-CH3 combination inside, formed over a conductive pattern on a semiconductor substrate. The adhesive surface that is a part of the first insulating layer is exposed to the surface of the first insulating layer, having a carbon composition less than that of other portions of the first insulating layer. The second insulating layer is formed on the adhesive surface of the first insulating layer so that a dipole-dipole interaction can occur between the adhesive surface and the second insulating layer.

Abstract translation: 目的：提供一种包含含硅 - 甲基组合物的绝缘膜的多层绝缘层，以通过使用低介电性材料如甲基倍半硅氧烷来减少在金属互连系统中发生的电阻 - 电容（RC）延迟，以形成 多层结构。 构成：包含含硅甲基组合物的绝缘膜的多层绝缘层包括第一绝缘层（130），粘合表面（130a）和第二绝缘层。 第一绝缘层在内部包含Si-CH3组合，形成在半导体衬底上的导电图案上。 作为第一绝缘层的一部分的粘合剂表面暴露于第一绝缘层的表面，其碳组成小于第一绝缘层的其它部分的碳组成。 第二绝缘层形成在第一绝缘层的粘合剂表面上，使得在粘合剂表面和第二绝缘层之间可能发生偶极 - 偶极相互作用。

公开(公告)号：KR1020000002928A

公开(公告)日：2000-01-15

申请号：KR1019980023920

申请日：1998-06-24

Applicant: 삼성전자주식회사

Inventor： 권동철 ,  위영진 ,  신홍재 ,  김성진

IPC: H01L21/28

CPC classification number: H01L21/76831 ,  H01L21/76802 ,  H01L21/76834 ,  H01L23/5226 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

Abstract: PURPOSE: A metal wiring structure of a semiconductor device is provided to prevent the increase of a contact resistance of a metal film pattern and other metal film. CONSTITUTION: The metal wiring structure of a semiconductor device comprises; the 1st insulating film(200) formed on the semiconductor substrate(100); a metal film pattern formed on the above 1st insulation film; the 2nd insulation film(310) to insulate the metal film pattern and holding a reactive material; a surface protection film selected from an aluminum oxide film and a silicon nitride film and holding a metal pattern, preventing a diffusing reaction of the above reactive material into a metal film pattern.

Abstract translation: 目的：提供一种半导体器件的金属布线结构，以防止金属膜图案和其它金属膜的接触电阻增加。 构成：半导体器件的金属布线结构包括： 形成在半导体衬底（100）上的第一绝缘膜（200）; 形成在上述第1绝缘膜上的金属膜图案; 第二绝缘膜（310），以使金属膜图案绝缘并保持反应性材料; 选自氧化铝膜和氮化硅膜并保持金属图案的表面保护膜，防止上述反应性材料扩散到金属膜图案中。

公开(公告)号：KR1019990024816A

公开(公告)日：1999-04-06

申请号：KR1019970046182

申请日：1997-09-08

Applicant: 삼성전자주식회사

Inventor： 신홍재 ,  박희숙

IPC: H01L21/31

Abstract: 스핀 온 글래스(Spin On Glass;SOG)층을 이용한 층간 절연층 형성 방법을 개시한다. 본 발명은, 제1절연층 상에 도전 패턴을 형성한다. 이후에, 제1절연층 상에 도전 패턴을 뒤덮는 제2SOG층을 형성한다. 이후에, 제2SOG층을 전자 빔(electron beam)으로 큐어링(curing)한다. 이어서, 큐어링된 제2SOG층 상에 제1SOG층을 형성한다. 다음에, 제1SOG층을 전자 빔으로 큐어링한다. 또는 큐어링된 제2SOG층 상에 제3절연층을 형성한다. 이후에, 큐어링된 제2SOG층 및 제1SOG층 또는 제2SOG층 및 제3절연층을 평탄화한다. 이때, 평탄화하는 단계는, 화학적 기계적 연마 방법으로 큐어링된 제2SOG층 및 제1SOG층 또는 제2SOG층 및 제3절연층을 연마하여 수행된다. 또한, 평탄화하는 단계 이후에 평탄화된 제1SOG층 및 제2SOG층 또는 제3절연층 및 제2SOG층 상에 제2절연층을 더 형성한다.

公开(公告)号：KR1019990012276A

公开(公告)日：1999-02-25

申请号：KR1019970035617

申请日：1997-07-28

Applicant: 삼성전자주식회사

Inventor： 신홍재 ,  구주선

IPC: H01L21/28

Abstract: 반도체 장치의 배선 형성 방법을 개시한다. 본 발명은 반도체 기판 상에 제1도전막을 형성한다. 이때, 제1도전막의 하부막으로 제3절연막을 더 형성할 수 있다. 이후에, 제1도전막 상에 포토레지스트 패턴(photoresist pattern)을 형성한다. 다음에, 포토레지스트 패턴을 마스크(mask)로 제1도전막을 패터닝하여 제1도전막 패턴을 형성한다. 제1도전막 패턴간의 반도체 기판 상에 액상 증착(liquid phase deposition) 방법을 이용하여, 제1도전막 패턴간을 선택적으로 채우며 포토레지스트 패턴을 노출시키는 제1절연막을 형성한다. 이후에, 노출되는 포토레지스트 패턴을 제거하여 제1도전막 패턴을 노출시킨다. 다음에, 노출되는 제1도전막 패턴에 접촉하는 제2도전막 패턴을 형성한다. 이어서, 제1절연막 패턴 상에 제2도전막 패턴간을 채우는 제2절연막 패턴을 형성한다. 이후에, 제2절연막 패턴 상에 제2도전막 패턴에 접촉하는 제3도전막을 더 형성한다.

公开(公告)号：KR1019980068034A

公开(公告)日：1998-10-15

申请号：KR1019970004466

申请日：1997-02-14

Applicant: 삼성전자주식회사

Inventor： 신홍재 ,  하정민 ,  김성진

IPC: H01L29/86

Abstract: 타이타늄 폴리사이드 게이트 전극의 형성방법이 개시되어 있다. 이 방법은 반도체기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 도우핑된 폴리실리콘막, 장벽금속막, 타이타늄 실리사이드막, 및 게이트 보호막을 순차적으로 형성하는 단계와, 상기 게이트 보호막, 상기 타이타늄 실리사이드막, 상기 장벽금속막을 연속적으로 패터닝하여 상기 폴리실리콘막의 소정영역 상에 차례로 적층된 장벽금속막 패턴, 타이타늄 실리사이드막 패턴, 및 게이트 보호막 패턴을 형성하는 단계와, 상기 장벽금속막 패턴, 상기 타이타늄 실리사이드막 패턴, 및 상기 게이트 보호막 패턴 측벽에 스페이서를 형성하는 단계와, 상기 게이트 보호막 패턴 및 상기 스페이서를 식각 마스크로하여 상기 폴리실리콘막을 식각함으로써 상기 스페이서 및 상기 장벽금속막 패턴 아래에 폴리실리콘막 패턴을 형성하는 단계� �, 상기 결과물을 열산화시키는 단계를 포함하는 것을 특징으로 한다.

公开(公告)号：KR1019970006213B1

公开(公告)日：1997-04-24

申请号：KR1019920000210

申请日：1992-01-09

Applicant: 삼성전자주식회사

Inventor： 신홍재 ,  하정민 ,  김영욱

IPC: H01L21/31

Abstract: A method of forming a protective layer of a semiconductor device constructed in such a manner that plasma generates between a first electrode to which a high frequency is applied and a second electrode to which a low frequency is applied, to deposit a silicon nitride layer on an Al metal line formed on a semiconductor substrate by a predetermined thickness, the Al metal line being placed on the second electrode side, in which the ratio of the power applied to the second electrode to the power applied to the first electrode is above 70%. The frequency applied to the first electrode is 13.56MHz and frequency applied to the second electrode is 300KHz. The silicon nitride layer may be formed on a PSG layer which is formed on the Al line by a predetermined thickness.

Abstract translation: 一种形成半导体器件的保护层的方法，其以等离子体在施加高频的第一电极和施加低频的第二电极之间产生等离子体的方式构成，以将氮化硅层沉积在 Al金属线形成在半导体衬底上预定厚度，Al金属线放置在第二电极侧，其中施加到第二电极的功率与施加到第一电极的功率的比率高于70％。 施加到第一电极的频率为13.56MHz，施加到第二电极的频率为300KHz。 可以在形成在Al线上预定厚度的PSG层上形成氮化硅层。

公开(公告)号：KR1019970008490A

公开(公告)日：1997-02-24

申请号：KR1019950021393

申请日：1995-07-20

Applicant: 삼성전자주식회사

Inventor： 최지현 ,  황병근 ,  신홍재

IPC: H01L21/768

Abstract: 다층배선을 갖는 반도체 장치 및 그 제조방법에 관하여 게시한다. 반도체 기판 또는 다층구조의 도전층 상에 형성된 절연막 상에 하부도전층을 형성하고, 그 도전층 양 측벽에 티타늄막을 형성한다. 이어서, SiOF 를 함유하는 층간 절연막을 형성하고, 상부 도전층과 하부 도전층을 연결하기 위한 비아 콘택홀을 형성한 다음, 티타늄막을 형성하고 그 위에 알루미늄을 포함한 금속막을 형성하여 상부 도전층을 형성한다. 본 발명에 의하면, 후 속의 열처리 과정에서 발생하는 SiOF막의장력으로 인해 도전층에 나타나는 스트레스 마이그레이션을 완전히 방지할 수 있어서, 그로 인해 발생하는 배선저항의 증가 및 단선을 줄일 수 있으며, 또한 반도체 장치의 수율 및 신뢰성을 높일 수 있다.

公开(公告)号：KR1019960019589A

公开(公告)日：1996-06-17

申请号：KR1019940032131

申请日：1994-11-30

Applicant: 삼성전자주식회사

Inventor： 최지현 ,  신홍재 ,  황병근 ,  정우인

IPC: H01L21/3205

Abstract: 플루오린이 도우프된 산화막을 도전선과 도전선 사이의 절연막으로 사용하는 도전선 형성방법에 대해 기재되어 있다. 이는, 하부구조물 상에 플루오린이 도우프된 산화막을 형성하는 제1공정, 도전성이 형성될 영역의 상기 산화막을 식각하여 트렌치를 형성하는 제2공정, 결과물 전표면에 절연층을 형성하는 제3공정, 결과물 상에 도전물질을 증착하는 제4공정, 및 상기 도전물질을 에치백하여 상기 트렌치에만 도전물질이 남도록 함으로써 상기 도전선을 형성하는 제5공정을 포함하는 것을 특징으로 한다. 도전선은 알루미늄이 함유된 물질로 구성되고, 절연층은 이상화실리콘으로 구성된다. 따라서 SiOF막과 알루미늄이 함유된 도전선 사이에 절연막을 개재함으로써 도전선의 부식을 방지하였다.