公开(公告)号：KR1020160092755A

公开(公告)日：2016-08-05

申请号：KR1020150013540

申请日：2015-01-28

Applicant: 삼성전자주식회사

Inventor： 김종석 ,  민기홍 ,  정도형 ,  정석환 ,  정우인

IPC: G06K9/00

CPC classification number: G06K9/00087 ,  G06K9/0002 ,  G06K9/0008 ,  G06K9/00067

Abstract: 지문인증시스템및 지문인증방법이개시된다. 개시된지문인증시스템은피검체에웨이브신호를인가하여피검체의표면또는피검체내부에서반사된반사웨이브신호를분석할수 있는구성을지니고있다. 개시된지문인증방법은피검체의지문의형상을비교하는제 1단계인증및 피검체내부의생체특성을비교하는제 2단계인증을선택적으로실시할수 있다.

Abstract translation: 公开了一种指纹认证系统及其方法。 所公开的指纹认证系统可以通过向对象施加波信号来分析从物体表面或物体内部反射的反射波信号。 所公开的指纹认证方法可以选择性地执行第一步认证以比较对象的指纹的形状和第二步骤认证，以比较对象内的生物特征属性。

公开(公告)号：KR1020140001075A

公开(公告)日：2014-01-06

申请号：KR1020120125035

申请日：2012-11-06

Applicant: 삼성전자주식회사

Inventor： 이동수 ,  이명재 ,  정우인

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/06 ,  C23C16/305 ,  H01L45/1233 ,  H01L45/141 ,  H01L45/145

Abstract: According to one embodiment of the present invention, for example, a switching element with excellent electrical properties and a switching property in about 400-450°C or more, and a memory device employing the same are provided. According to one side of the present invention, the switching element includes a first electrode; a second electrode; and a silicon-containing chalconitride layer formed between a first electrode and a second electrode. The silicon-containing chalconitride layer has excellent bidirectional switching performance for a long time in a very high temperature. [Reference numerals] (AA) Room temperature

Abstract translation: 根据本发明的一个实施例，例如，提供了具有优异的电性能和开关性质在约400-450℃或更高的开关元件，以及采用该开关元件的存储器件。 根据本发明的一个方面，开关元件包括第一电极; 第二电极; 以及形成在第一电极和第二电极之间的含硅的铬氮化物层。 含硅的查耳硝化物层在非常高的温度下长时间具有优异的双向开关性能。 （标号）（AA）室温

公开(公告)号：KR1020130048630A

公开(公告)日：2013-05-10

申请号：KR1020110113585

申请日：2011-11-02

Applicant: 삼성전자주식회사

Inventor： 정현종 ,  정우인 ,  김기남

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/772 ,  B82Y40/00 ,  H01L21/8232 ,  H01L27/0688 ,  H01L29/1606 ,  H01L29/41758 ,  H01L29/518 ,  H01L29/778 ,  H01L29/78606 ,  H01L29/78684 ,  Y10S977/734 ,  Y10S977/842 ,  Y10S977/938 ,  H01L29/66712

Abstract: PURPOSE: A graphene transistor having an air gap, a hybrid transistor having the same, and a method for fabricating the same are provided to improve the mobility of a graphene channel by forming an air gap in the upper part of the graphene channel. CONSTITUTION: A first insulation layer(112) is formed on a substrate(110). A gate electrode(120) is formed on the first insulation layer. A gate insulating layer(130) is formed on the gate electrode and a second insulation layer(122). A graphene channel(140) is formed on the gate insulating layer. A source electrode(151) is separated from a drain electrode(152) on the graphene channel. An air gap(170) is formed between the source electrode and the drain electrode.

Abstract translation: 目的：提供具有气隙的石墨烯晶体管，具有该气隙的混合晶体管及其制造方法，以通过在石墨烯通道的上部形成气隙来提高石墨烯通道的迁移率。 构成：在衬底（110）上形成第一绝缘层（112）。 在第一绝缘层上形成栅电极（120）。 栅极绝缘层（130）形成在栅电极和第二绝缘层（122）上。 石墨烯通道（140）形成在栅极绝缘层上。 源电极（151）与石墨烯通道上的漏电极（152）分离。 在源电极和漏电极之间形成气隙（170）。

公开(公告)号：KR1020040011683A

公开(公告)日：2004-02-11

申请号：KR1020020044726

申请日：2002-07-29

Applicant: 삼성전자주식회사

Inventor： 안재영 ,  정우인 ,  이명범 ,  김진균

IPC: H01L21/31

Abstract: PURPOSE: A method of forming the gate insulating layer of nitride/oxide layer stack structure are provided to prevent the permeation of impurities and enhance an electrical characteristic by forming the nitride layer on the oxide layer. CONSTITUTION: The first reactive material is absorbed into a surface of a substrate(10). The first reactive material is partially removed by providing purge gas. The second reactive material including oxygen is reacted with the first reactive material. An oxide layer(16) is formed by removing partially the second reactive material. The third reactive material is absorbed into the surface of the oxide layer(16) of the substrate(10). The third reactive material is partially removed by providing the purge gas. The fourth reactive material including nitrogen is reacted with the third reactive material. A nitride layer(22) is formed by removing partially the fourth reactive material.

Abstract translation: 目的：提供一种形成氮化物/氧化物层堆叠结构的栅极绝缘层的方法，以通过在氧化物层上形成氮化物层来防止杂质渗透并增强电特性。 构成：第一反应性材料被吸收到衬底（10）的表面中。 通过提供吹扫气体来部分去除第一反应性材料。 包括氧的第二反应性材料与第一反应性材料反应。 通过部分地除去第二反应性材料形成氧化物层（16）。 第三反应性材料被吸收到衬底（10）的氧化物层（16）的表面中。 通过提供吹扫气体部分地除去第三反应性物质。 包括氮的第四反应性材料与第三反应性材料反应。 通过部分地去除第四反应性材料形成氮化物层（22）。

公开(公告)号：KR100327329B1

公开(公告)日：2002-07-04

申请号：KR1019980054522

申请日：1998-12-11

Applicant: 삼성전자주식회사

Inventor： 정병홍 ,  이정수 ,  이동근 ,  정우인

IPC: H01L21/31

Abstract: 본 발명은 실리콘 산화막 및 산질화막을 형성하는 방법에 관한 것으로, 본 발명에 따른 실리콘 산화막 형성방법은, 실리콘 기판을 로 안으로 인입하고, 로 내부의 압력을 760 torr 이하로 유지하면서, O
2 및 H
2 가스를 반응시켜 생성된 H
2 O 가스를 주입하여 실리콘 기판을 습식 산화하는 것을 특징으로 한다. 습식산화막을 로안으로 인입하고, 로 내부의 압력을 760 torr 이하로 유지하면서, NO 또는 N
2 O가스를 주입하여 산질화막을 형성하는 것을 특징으로 한다.
본 발명에 따르면, 저압하에서 산화 및 산질화과정을 수행함으로써 성장되는 산화막 및 산질화막의 두께 조절이 용이하면서도 균일하며, 신뢰성있는 산화막, 산질화막 및 이들의 복합막을 얻을 수 있다.

公开(公告)号：KR1020010082887A

公开(公告)日：2001-08-31

申请号：KR1020000008418

申请日：2000-02-22

Applicant: 삼성전자주식회사

Inventor： 신철호 ,  정우인

IPC: H01L27/108

Abstract: PURPOSE: A method for fabricating a semiconductor device is to combine a salicidation process and self-aligned contact process, thereby reducing resistance of a gate and also reducing a step difference of a cell. CONSTITUTION: A gate insulating layer(102) is formed on a semiconductor substrate. A polysilicon layer is deposited on the gate insulating layer and then pattered to form a gate(104). A nitride layer(106) and an oxide layer are stacked thereon in order and then anisotropy-etched to form a nitride layer/oxide layer spacer at a sidewall of the gate. A photoresist pattern is formed thereon to open DRAM(Dynamic Random Access Memory) cell region. A part of the gate of the DRAM cell region is etched-back. Then, the photoresist pattern is removed. A salicidation process is performed on a result. An insulating layer is deposited on the result before the forming of the photoresist pattern.

Abstract translation: 目的：制造半导体器件的方法是结合盐化过程和自对准接触工艺，从而降低栅极的电阻并且还降低电池的阶梯差。 构成：在半导体衬底上形成栅极绝缘层（102）。 多晶硅层沉积在栅极绝缘层上，然后被图案化以形成栅极（104）。 依次层叠氮化物层（106）和氧化物层，然后进行各向异性蚀刻，以在栅极的侧壁形成氮化物层/氧化物层间隔物。 在其上形成光致抗蚀剂图案以打开DRAM（动态随机存取存储器）单元区域。 DRAM单元区域的栅极的一部分被回蚀刻。 然后，去除光致抗蚀剂图案。 对结果执行一个盐化过程。 在形成光致抗蚀剂图案之前，在结果上沉积绝缘层。

公开(公告)号：KR100269274B1

公开(公告)日：2000-12-01

申请号：KR1019920015280

申请日：1992-08-25

Applicant: 삼성전자주식회사

Inventor： 김창규 ,  최지현 ,  정우인 ,  이명범

IPC: H01L21/302

Abstract: PURPOSE: A method for planarizing an interlayer dielectric is provided to prevent a conductive characteristic of a conductive wire from being oxidized and degraded in a planarization process of the interlayer dielectric, and to improve a flow characteristic of the interlayer dielectric. CONSTITUTION: A thin silicon layer is deposited on a substrate where a conductive wire or conductive layer is formed. An interlayer dielectric is deposited. The conductive wire or conductive layer is planarized while the conductive wire or conductive layer is not oxidized.

Abstract translation: 目的：提供一种用于平坦化层间电介质的方法，以防止导电丝的导电特性在层间电介质的平坦化工艺中被氧化和劣化，并且改善层间电介质的流动特性。 构成：在形成导线或导电层的基板上沉积薄硅层。 沉积层间电介质。 导电线或导电层被平坦化，而导线或导电层未被氧化。

公开(公告)号：KR100170322B1

公开(公告)日：1999-03-30

申请号：KR1019950022940

申请日：1995-07-28

Applicant: 삼성전자주식회사

Inventor： 정우인 ,  김형섭

IPC: H01L21/334

Abstract: 신규한 반도체장치의 금속 실리사이드층 형성방법이 개시되어 있다. 소정의 두께로 단차가 형성되어 있는 반도체기판 상에 절연막을 형성한 후, 그 위에 다결정실리콘층 및 금속층을 차례로 형성한다. 열처리를 실시하여 금속과 다결정실리콘을 반응시킴으로써 금속 실리사이드층을 형성한다. 화학기계폴리싱(CMP) 방법으로 금속 실리사이드층을 평탄화함으로써 금속 실리사이드층의 단차진 부위에서의 응집현상을 제거할 수 있다.

公开(公告)号：KR100151051B1

公开(公告)日：1998-12-01

申请号：KR1019950013955

申请日：1995-05-30

Applicant: 삼성전자주식회사

Inventor： 김창규 ,  정우인

IPC: H01L21/76

CPC classification number: H01L21/76224

Abstract: 신규한 반도체장치의 절연막 형성방법이 개시되어 있다. 반도체기판 상에 제1 물질층 및 제2 물질층을 형성한 후, 상기 제2 물질층을 식각하여 상기 제1 물질층의 소정 부위를 노출시킨다. 상기 결과물 전면에 하지의존성을 가진 절연막을 증착한 후, 상기 절연막을 전면 식각한다. 배선간 또는 소자간의 스페이서 영역에 선택적으로 두꺼운 절연막을 형성할 수 있으므로 보이드가 발생하지 않는다.

公开(公告)号：KR1019970018375A

公开(公告)日：1997-04-30

申请号：KR1019950031065

申请日：1995-09-21

Applicant: 삼성전자주식회사

Inventor： 정우인 ,  박영욱 ,  최지현 ,  황병근

IPC: H01L21/76

Abstract: 소자의 신뢰도를 향상시킬 수 있으며, 제조단가를 절감할 수 있는 반도체 장치의 소자분리 방법에 대해 기재되어 있다, 이는, 반도체기판 상에 식각방지층을 형성하는 공정, 식각방지층을 마스크로하여 반도체기판의 비활성영역에 트렌치를 형성하는 공정, 결과물 전면에, 흐름성이 있으며, 불순물을 포함하지 않은 졀연막을 도포하는 공정, 식각방지층의 표면이 드러날 때까지 절연막을 화학적-물리적 폴리슁(CMP; Chemical Mechanical Polishing) 함으로써 표면을 평탄화하는 공정을 포함한다. 따라서, 트렌치내에 보이드 및 갈라진 틈(seam)이 발생하지 않으므로, 소자의 신뢰도를 향상시킬 수 있으며, 제조단가를 절감시킬 수 있으며, 2개의 트랜지스터가 형성되는 현상 및 도전층의 단락 현상을 방지할 수 있다.