公开(公告)号：KR1019990030765A

公开(公告)日：1999-05-06

申请号：KR1019970051163

申请日：1997-10-06

Applicant: 삼성전자주식회사

Inventor： 함석헌

IPC: H01L23/02

Abstract: 본 발명의 반도체 패키지는, 반도체 집적회로가 탑재된 다이패드와, 상기 다이패드의 주변부를 따라 동일 평면에 배치되며 서로 동일한 길이를 가지는 복수개의 리드프레임과, 상기 다이패드의 반도체 집적회로와 각각의 리드프레임을 전기적으로 연결하기 위한 와이어를 포함하여 구성되며, 상기와 같이 리드프레임의 길이를 균일하게 하여 각 리드프레임의 저항값을 동일하게 함으로써 외부로부터 반도체 집적회로에 인가되는 신호간의 신호전달속도차를 최소화할 수 있는 효과가 있다.

公开(公告)号：KR1019980014295A

公开(公告)日：1998-05-25

申请号：KR1019960033222

申请日：1996-08-09

Applicant: 삼성전자주식회사

Inventor： 함석헌

IPC: H01L27/04

Abstract: 본 발명은 반도체 장치에 관한 것으로서, 특히 전원 단자와 접지 단자로 사용되는 패드 근처에 보호소자를 설치할 적당한 공간이 없는 경우에 적합하며, 칩 사이즈를 소형화하기에 적당한 정전기 보호 소자를 가진 반도체 장치에 관한 것이다.
본 발명의 정전기 보호 소자를 가진 반도체 장치는 제 1 및 제 2 전원전압패드 형성영역을 포함하도록 반도체 기판에 형성된 제 1 전도형 웰; 상기 제 1 전원전압패드 하방의 상기 제 1 전도형 웰의 표면근방에 형성되고 상기 제 1 전원전압패드와 전기적으로 접속된 제 2 전도형의 불순물영역; 및 상기 제 2 전원전압패드 하방의 상기 제 1 전도형 웰의 표면근방에 형성되고 상기 제 2 전원전압패드와 전기적으로 접속된 제 1 전도형의 불순물영역을 구비한 것을 특징으로 정전기 인가시 내부 회로를 과전류로부터 보호할 수 있을뿐만 아니라 칩 사이즈를 현저하게 줄일 수 있다.

公开(公告)号：KR1019980006259A

公开(公告)日：1998-03-30

申请号：KR1019960024424

申请日：1996-06-27

Applicant: 삼성전자주식회사

Inventor： 함석헌

IPC: H01L27/085

公开(公告)号：KR1019970053362A

公开(公告)日：1997-07-31

申请号：KR1019950047590

申请日：1995-12-07

Applicant: 삼성전자주식회사

Inventor： 함석헌

IPC: H01J29/02

Abstract: 본 발명은 사진 공정에 의존하지 않으면서 도전층과 절연층의 측벽(Sidewal-l)을 이용하여 소자의 채널 길이를 감소시킬 수 있도록 한 반도체 장치의 모스(MOS) 소자 및 그 제조 방법에 관한 것으로서, 제1도전형의 반도체 기판; 상기 기판에 형성되고 소정 간격으로 이격된 제2전도형의 제1소오스 및 드레인 영역들; 상기 제1소오스 및 드레인 영역 상에 형성된 제2전도형의 도전층; 상기 도전층상에 각각 형성된 절연층; 상기 절연층과 도전층의 마주보는 측벽에 소정 간격으로 이격되어 형성된 측벽 스페이서; 상기 측벽 스페이서 하부의 상기 기판 표면 근방에 약하게 도핑된 제2전도형의 제2소오스 및 드레인 영역들; 상기 측벽 스페이서 사이의 기판상에 형성된 게이트 산화막; 상기 게이트 산화막과 측벽 스페이서상에 형성된 게이트 전극층을 포함하여 이루어지는 반도체 장치의 모스 트랜지스터를 제공코자 한 것이다.

公开(公告)号：KR1019970023934A

公开(公告)日：1997-05-30

申请号：KR1019950033717

申请日：1995-10-02

Applicant: 삼성전자주식회사

Inventor： 함석헌

IPC: H01L21/66

Abstract: 본 발명은 반도체 장치에 대한 정전기 방전(ESD) 시뮬레이션(모의 실험)수행 방법에 있어서, 반도체 장치를 구성하는 반도체 소자들에 대해 주요동작 영역에 대해서 전압 제어 저항기로 대체하고, 반도체 소자에 대한 턴온 전압 전류 경계 조건 및 파괴 전압 전류 경계 조건을 부여하여 회로 변환 모델링을 수행하는 단계; 및 모델링 된 소자들을 포함하는 반도체 장치에 대해 회로 모의 실험을 행하는 단계로 이루어지는 것을 특징으로 한다.

公开(公告)号：KR1019960015690A

公开(公告)日：1996-05-22

申请号：KR1019940025502

申请日：1994-10-06

Applicant: 삼성전자주식회사

Inventor： 함석헌

IPC: H01L21/00

Abstract: 본 발명은 반도체장치의 제조방법에 있어서, 고에너지 이온주입기술을 이용하여 에피텍셜층 매몰충의 불순물농도 윤곽을 동시에 실현시킬 수 있는 반도체기판의 제조방법에 관한 것으로, p형 실리콘기판 상에 산화막을 형성하고, 상기 산화막 위에 감광막을 도포한 다음, 매물영역을 확정하는 감광막패턴을 형성하고, 상기 감광막패턴을 이용하여 상기 매몰영역 상의 상기 산화막을 제거한 후, 상기 결과물 전면에 고농도의 n형 불순물을 고에너지로 이온주입 한 다음, 상기 감광막패턴과 산화막을 순차로 제거하고, 상기 실리콘기판을 단시간 열처리하여 이루어지는 것을 특징으로 하며, 상기한 본 발명의 방법에 따르면, 반도체기판의 제조공정을 단순화할 수 있으므로 제조단가가 절감될 수 있고, 고속 바이폴라 소자의 전기적 특성을 향상시킬 수 있 효과가 있다.

公开(公告)号：KR1019920017269A

公开(公告)日：1992-09-26

申请号：KR1019910002805

申请日：1991-02-21

Applicant: 삼성전자주식회사

Inventor： 원태영 ,  함석헌 ,  김문호 ,  고장만

IPC: H01L29/70

Abstract: 내용 없음

公开(公告)号：KR101965632B1

公开(公告)日：2019-04-05

申请号：KR1020120099452

申请日：2012-09-07

Applicant: 삼성전자주식회사

Inventor： 박유진 ,  양한 ,  임신환 ,  추교진 ,  함석헌

IPC: H04N5/378 ,  H03M1/12

公开(公告)号：KR101948057B1

公开(公告)日：2019-02-14

申请号：KR1020120038219

申请日：2012-04-13

Applicant: 삼성전자주식회사

Inventor： 박유진 ,  추교진 ,  신지훈 ,  천지민 ,  서진호 ,  함석헌

IPC: H04N5/378

公开(公告)号：KR101700371B1

公开(公告)日：2017-01-26

申请号：KR1020100064090

申请日：2010-07-02

Applicant: 삼성전자주식회사

Inventor： 정운기 ,  함석헌 ,  이동훈 ,  유귀성 ,  권민호

IPC: H04N5/335

CPC classification number: H03M3/342 ,  H04N5/378

Abstract: 이중상관샘플링회로가개시된다. 상기상관이중샘플링회로는입력신호를수신하고, 상기입력신호를디지털신호로델타-시그마변조하여모듈레이션신호를출력하는델타-시그마모듈레이터; 동작페이즈에따른선택신호에응답하여상기모듈레이션신호를출력하거나상기모듈레이션신호를반전시킨반전신호를출력하는선택회로: 및제1 동작페이즈에서는상기모듈레이션신호및 상기반전신호중 어느하나에대한누산동작을수행하고, 제2 동작페이즈에서는상기제1 동작페이즈에서의누산결과에상기모듈레이션신호및 상기반전신호중 나머지하나에대한누산동작을수행하는누산회로를포함할수 있다.

Abstract translation: 相关双采样电路包括Δ-Σ调制器，选择电路和累积电路。 Δ-Σ调制器被配置为接收输入信号，Δ-Σ调制输入信号，并输出调制信号。 选择电路被配置为响应于对应于操作阶段的选择信号，反转调制信号并选择性地输出调制信号和反相调制信号中的一个。 累积电路被配置为通过在第一操作阶段中对调制信号和反相调制信号之一执行累加处理来产生第一累加结果，并且通过对第一累积结果执行累积处理来生成第二累加结果，以及 在第二操作阶段中的另一个调制信号和反相调制信号。