-
公开(公告)号：KR100596488B1
公开(公告)日：2006-07-03
申请号：KR1020040044265
申请日：2004-06-16
Applicant: 삼성전자주식회사
IPC: H01L21/318
CPC classification number: H01J37/32357 , C23C16/14 , C23C16/34 , C23C16/452 , C23C16/45525 , C23C16/45527 , C23C16/45538 , C23C16/5096 , H01J37/32082 , H01J37/32192
Abstract: 플라스마 소스를 이용하여 반도체 기판을 가공하는 방법에 있어서, 반도체 기판을 가공하기 위한 소스를 리모트 플라스마 발생 유닛에 제공하여 제1 에너지 레벨의 플라스마 상태로 여기시킨다. 제1 에너지 레벨의 소스를 프로세스 챔버 내부에 배치된 다이렉트 플라스마 발생 유닛에 제공하여 상기 제1 에너지 레벨의 소스를 제1 에너지 레벨보다 높은 제2 에너지 레벨의 플라스마 상태로 재 여기시킨다. 상기 제2 에너지 레벨의 소스를 사용하여 저온의 반도체 기판을 가공한다. 반도체 기판의 온도 저하로 인한 소스의 반응율 감소는 소스 자체의 에너지 준위의 상승시킴으로써 보상된다. 공정 온도를 저하시킴에 따라 반도체 기판을 정밀하게 가공할 수 있을 뿐만 아니라, 후속 공정에서의 에러율 또한 크게 감소시킬 수 있다.
Abstract translation: 一种使用等离子体源处理半导体衬底的方法，所述方法包括：提供用于处理半导体衬底的源到远程等离子体产生单元以激发所述等离子体状态到第一能级; 将第一能级的源提供给设置在处理室内的直接等离子体生成单元，以将第一能级的源再激发至高于第一能级的第二能级的等离子态。 并且通过使用第二能级的源来处理低温的半导体衬底。 由于半导体衬底的温度下降引起的源的反应速率的降低通过提高源自身的能级来补偿。 由于工艺温度降低，不仅可以精确地处理半导体衬底，还可以大大降低后续工艺中的误差率。
-
公开(公告)号：KR1020060066602A
公开(公告)日：2006-06-16
申请号：KR1020050049565
申请日：2005-06-10
Applicant: 삼성전자주식회사
IPC: H01L21/318
CPC classification number: H01L21/28556 , C23C16/45527 , H01L21/28202 , H01L21/324
Abstract: 금속 화합물 증착 방법 및 장치에 있어서, 금속 및 할로겐 원소를 포함하는 제1 소스 가스와, 상기 금속과 결합 가능한 물질과 상기 할로겐 원소와 결합 가능한 물질을 포함하는 제2 소스 가스를 표면 반응에 의한 증착율이 물질 전달에 의한 증착율보다 큰 제1 유량비로 공급하여 반도체 기판 상에 제1 금속 화합물을 증착한다. 이어서, 상기 제1 소스 가스와 제2 소스 가스를 상기 제1 유량비와 다른 제2 유량비로 공급하여 상기 제1 금속 화합물 상에 제2 금속 화합물을 증착함과 동시에 상기 제1 금속 화합물 및 상기 제2 금속 화합물로부터 원치 않는 물질(unwanted material)을 제거한다. 따라서 상기 원치 않는 물질에 의한 비저항 증가 및 하부막의 특성 열화를 방지할 수 있다.
-
公开(公告)号：KR1020060020194A
公开(公告)日：2006-03-06
申请号：KR1020040068978
申请日：2004-08-31
Applicant: 삼성전자주식회사
IPC: H01L21/205
CPC classification number: C23C16/45544
Abstract: ALD(Atomic Layer Deposition) 박막 증착 장치가 제공된다. 상기 ALD 박막 증착 장치는 적어도 하나의 기판이 놓여지는 기판 블록, 다수 개의 가스가 분사되며 상기 기판 블록과 소정 거리 이격된 확산판을 포함하는 반응 용기, 제1 반응 가스 공급부와 커플링되고 상기 제1 반응 가스 공급부로부터 상기 반응 용기로 상기 제1 반응 가스의 흐름이 일어나도록 하는 제1 반응 가스 공급 라인, 제2 반응 가스 공급부와 커플링되고, 상기 제2 반응 가스 공급부로부터 상기 반응 용기로 상기 제1 반응 가스와 배타적으로 제2 반응 가스의 흐름이 일어나도록 하는 제2 반응 가스 공급 라인, 퍼지 가스 공급부와 커플링되고, 상기 퍼지 가스 공급부로부터 상기 반응 용기로 퍼지 단계에만 퍼지 가스의 흐름이 일어나도록 하는 퍼지 가스 공급 라인, 상기 반응 용기의 가스를 외부로 배출하는 배기 라인을 포함한다.
ALD 박막 증착 장치, ALD 박막 증착 방법, 퍼지 가스-
公开(公告)号：KR1020060010313A
公开(公告)日：2006-02-02
申请号：KR1020040058969
申请日：2004-07-28
Applicant: 삼성전자주식회사
IPC: H01L21/205
CPC classification number: C23C16/4401 , H01L21/67109 , H01L21/67748
Abstract: 본 발명은 화학 기상 증착 장치에 관한 것으로서, 즉 본 발명은 프로세스 챔버의 내부에서 하부에는 웨이퍼가 안치되는 히터를 구비하고, 상기 히터의 상부에는 반응 가스 분사용 샤워헤드를 구비한 화학 기상 증착 장치에 있어서, 상기 프로세스 챔버(10)의 일측에서 외측으로 구비되는 셔터 챔버(20)와; 상기 셔터 챔버(20)의 내부에 구비되어 구동 수단(32)에 의해서 선단부측 블레이드(31)를 상기 프로세스 챔버(10)측으로 직선 왕복이동시키는 이송 로봇(30)과; 상기 이송 로봇(30)의 블레이드(31)에 안치되어 상기 이송 로봇(30)에 의해 상기 프로세스 챔버(10)의 히터(12)에 안치되면서 상기 히터(12)측 복사열이 상기 샤워헤드(13)로 전달되지 않도록 하는 셔터 디스크(40)를 포함하는 구성으로 이루어지도록 하는 것인 바 반응실(11)의 아이들 또는 러닝 상태로의 상호 전환 시 반응실(11)내를 항상 러닝 분위기로 유지한 상태에서 러닝 타임을 보다 연장시키는 동시에 파티클 생성을 보다 억제시키면서 생산성을 대폭적으로 향상시키게 되는 특징이 있다.
화학 기상 증착, 히터, 샤워헤드, 파티클-
公开(公告)号：KR1020060010031A
公开(公告)日：2006-02-02
申请号：KR1020040058591
申请日：2004-07-27
Applicant: 삼성전자주식회사
IPC: H01L21/20
CPC classification number: H01L21/28562 , C23C16/34 , C23C16/452 , C23C16/45544
Abstract: 원자층 증착법(ALD)을 이용하여 TiN 박막을 형성하기 위한 방법과 그에 따른 박막 형성 장치를 개시한다. 원자층 증착법(ALD)으로 TiN 박막을 형성하는 방법은 TiCl
4 를 열분해 시키는 제 1단계와, TiCl
4 분해 생성물을 반응 챔버 내로 유입하는 제 2단계와, 상기 챔버 내로 제 1퍼지가스를 공급하는 제 3단계와, 상기 챔버 내에 반응가스를 공급하여 TiN 박막을 형성하는 제 4단계와, 상기 챔버 내로 제 2퍼지가스를 공급하는 제 5단계를 포함하여 구성되는 것을 특징으로 한다. TiN 박막 형성 장치는, 소스 가스 즉 TiCl
4 를 유입시키는 가스 인입관과, 상기 TiCl
4 를 미리 열분해 하여 제 2차적 소스 가스를 만들기 위해 상기 가스 인입관의 주변에 설치된 히터와, 상기 가스 인입관에 연결되며 제 2차적 소스 가스와 반응가스인 NH
3 와의 반응에 의하여 TiN 박막이 형성되도록 하기 위한 반응실을 갖는 챔버를 적어도 포함함을 특징으로 한다. 따라서 TiN 박막의 성장률을 개선시킬 수 있는 TiN 박막 형성방법과 그에 따른 박막 형성 장치를 제공할 수 있게 된다.
원자층 증착법, ALD, TiN, 박막 성장률, TiCl4-
Patent Agency Ranking
公开(公告)号：KR100389034B1
公开(公告)日：2003-06-25
申请号：KR1020000072090
申请日：2000-11-30
Applicant: 삼성전자주식회사
IPC: H01L21/28
CPC classification number: H01L21/76897 , H01L21/02063 , H01L21/02134 , H01L21/0217 , H01L21/02282 , H01L21/31116 , H01L21/31138 , H01L21/3124 , H01L21/3125
Abstract: Methods are provided for forming integrated circuit devices. A spin on glass (SOG) insulating layer is formed on an integrated circuit substrate. The SOG insulating layer includes sidewalls that define contact holes therein and spacers are formed on the sidewalls of the SOG insulating layer. Integrated circuit devices are also provided. The integrated circuit devices include an integrated circuit substrate, a spin on glass (SOG) insulating layer on the integrated circuit substrate. The SOG insulating layer includes sidewalls that define contact holes therein and spacers are provided on sidewalls of the SOG insulating layer.
Abstract translation: 提供了用于形成集成电路器件的方法。 旋涂玻璃（SOG）绝缘层形成在集成电路衬底上。 SOG绝缘层包括在其中限定接触孔的侧壁，并且在SOG绝缘层的侧壁上形成间隔物。 还提供集成电路器件。 集成电路器件包括集成电路衬底，集成电路衬底上的旋涂玻璃（SOG）绝缘层。 SOG绝缘层包括在其中限定接触孔的侧壁，并且在SOG绝缘层的侧壁上提供间隔物。
-
公开(公告)号：KR1020010027682A
公开(公告)日：2001-04-06
申请号：KR1019990039552
申请日：1999-09-15
Applicant: 삼성전자주식회사
IPC: H01L21/31
Abstract: PURPOSE: A method for manufacturing an insulating layer having a contact hole of a semiconductor device and filling a small gap between material layer patterns is provided to fill the gap between the material layer patterns having a high aspect ratio, by preventing a filling defect such as a seam or cavity. CONSTITUTION: Material layer patterns are formed on a semiconductor substrate(100). An insulating layer is formed which fills a gap between the material layer patterns with a spin-on-glass(SOG) layer(400). The insulating layer is selectively etched to form a contact hole(450) exposing a part of the semiconductor substrate. The insulating layer having the contact hole is cured.
Abstract translation: 目的：提供一种用于制造具有半导体器件的接触孔并填充材料层图案之间的小间隙的绝缘层的方法，以通过防止填充缺陷（例如， 缝或空腔。 构成：在半导体衬底（100）上形成材料层图案。 形成绝缘层，其用旋涂玻璃（SOG）层（400）填充材料层图案之间的间隙。 选择性地蚀刻绝缘层以形成暴露半导体衬底的一部分的接触孔（450）。 具有接触孔的绝缘层固化。
-
-
公开(公告)号：KR1019960002073B1
公开(公告)日：1996-02-10
申请号：KR1019920010069
申请日：1992-06-10
Applicant: 삼성전자주식회사
IPC: H01L21/31
CPC classification number: H01L21/76838 , H01L21/76801 , H01L21/76828 , H01L21/76834 , H01L23/5329 , H01L2924/0002 , H01L2924/00
Abstract: forming a conduction layer on a semiconductor substrate(1); forming a buffer layer(5) by depositing an plasma enhanced SiH4 oxide film(5) on the conduction layer; depositing an BPSG film(2) of high concentration on the buffer layer(5) so as to implant a excess P ions in the buffer layer(5); and carrying out a heat treatment process. Reliability of the semiconductor element is enhanced by preventing generation of BPSG bubble at boundary face between the conduction layer and the BPSG film.
Abstract translation: 在半导体衬底（1）上形成导电层; 通过在导电层上沉积等离子体增强的SiH 4氧化物膜（5）形成缓冲层（5）; 在缓冲层（5）上沉积高浓度的BPSG膜（2），以便在缓冲层（5）中注入过量的P离子; 并进行热处理。 通过防止在导电层和BPSG膜之间的边界面处产生BPSG气泡来增强半导体元件的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.026 seconds)
