영상기기와 주변기기간의 지능화 연결 설정 방법 및 시스템
    61.
    发明公开
    영상기기와 주변기기간의 지능화 연결 설정 방법 및 시스템 有权
    用于设置图像设备与外围设备之间的智能连接的方法和系统,用于计算图像设备和外围设备之间的最佳连接设置

    公开(公告)号:KR1020050017811A

    公开(公告)日:2005-02-23

    申请号:KR1020030055230

    申请日:2003-08-09

    Abstract: PURPOSE: A method and a system for setting intelligent connection between an image device and a peripheral device are provided to automatically receive device information from the external peripheral device connected to the image device and calculate optimal connection setup between the image device and the external peripheral device. CONSTITUTION: A packet generating unit(120) retrieves a peripheral device(200), inquires back-panel information, and generates a data packet suitable a protocol for checking a connection state. A memory(140) stores connection state information indicating the connection state with the peripheral device. A graphic generating unit(150) generates the connection state as a graphic using back-panel information received from the peripheral device. A control unit(130) senses the connected peripheral device using the data packet, requests back-panel information of the peripheral device, calculates optical connection setup, and judges whether a current connection state is an optimal connection state on the basis of the calculated result.

    Abstract translation: 目的:提供一种用于设置图像设备和外围设备之间的智能连接的方法和系统,用于从连接到图像设备的外部外围设备自动接收设备信息,并计算图像设备和外部外围设备之间的最佳连接建立 。 构成:数据包产生单元(120)检索外围设备(200),查询背板信息,并生成适合用于检查连接状态的协议的数据分组。 存储器(140)存储指示与外围设备的连接状态的连接状态信息。 图形生成单元(150)使用从外围设备接收的后面板信息来生成作为图形的连接状态。 控制单元(130)使用数据包感测所连接的外围设备,请求外围设备的背板信息,计算光连接建立,并且基于计算结果来判断当前连接状态是否是最佳连接状态 。

    반도체 웨이퍼의 레이저 마킹 장치
    62.
    发明公开
    반도체 웨이퍼의 레이저 마킹 장치 无效
    半导体波长激光标记装置

    公开(公告)号:KR1020030030631A

    公开(公告)日:2003-04-18

    申请号:KR1020010062854

    申请日:2001-10-12

    Abstract: PURPOSE: A laser marking apparatus for a semiconductor wafer is provided to effectively remove particles from a semiconductor wafer by enlarging the spray hole of the air nozzle. CONSTITUTION: A laser marking apparatus has a laser source(120) inscribed with an indicator for discriminating a semiconductor wafer(100). An air nozzle(130) is placed over the semiconductor wafer(100) to remove particles(150) generated from the semiconductor wafer(100) during the inscription process by way of the laser source(120). An absorption member(140) prevents the particles(150) detached by way of the air nozzle(130) from being reattached to the semiconductor wafer(100). The diameter of the spray hole of the air nozzle(130) is larger than the diameter of the wafer discrimination indicator. The spray hole of the air nozzle(130) has a diameter ranged from 1cm¬2 to 3cm¬2. The spray hole of the air nozzle(130) and the absorption hole of the absorption member(140) are placed at the same rectilinear line.

    Abstract translation: 目的:提供一种用于半导体晶片的激光打标设备,用于通过扩大空气喷嘴的喷孔来有效地从半导体晶片去除颗粒。 构成:激光打标装置具有内接有用于识别半导体晶片(100)的指示器的激光源(120)。 空气喷嘴(130)被放置在半导体晶片(100)上,以通过激光源(120)在刻印过程期间除去由半导体晶片(100)产生的颗粒(150)。 吸收构件(140)防止通过空气喷嘴(130)分离的颗粒(150)重新连接到半导体晶片(100)。 空气喷嘴(130)的喷孔的直径大于晶片鉴别指示器的直径。 空气喷嘴(130)的喷孔的直径范围为1cm〜2cm 2。 空气喷嘴(130)的喷射孔和吸收构件(140)的吸收孔被放置在相同的直线上。

    표면 탄성파 필터
    63.
    发明授权

    公开(公告)号:KR100333805B1

    公开(公告)日:2002-06-20

    申请号:KR1019980020269

    申请日:1998-06-01

    Abstract: 본 발명은 휴대전화기나 전송장치등에 이용되는 고주파용의 소형 표면 탄성파 필터에 관한 것으로, 인피던스 정합회로를 구성하는 인덕턴스소자 및 캐패시터를 모두 패키지내에 위치시킴으로써 크기를 소형화함과 동시에 IDT전극과 인덕턴스소자를 서로 간섭되지 않게 배치 함으로써 표면파 및 EM파에 의한 출력신호 왜곡 가능성을 배제시키는데 그 목적이 있다. 이러한 본 발명은 압전체기판상에 입/출력용의 IDT전극이 형성되어 이루어지는 필터칩과, 상기 필터칩을 수용하는 패키지를 포함하여 구성되는 표면 탄성파 필터에 있어서, 상기 필터칩은 그의 전면(IDT전극이 형성된 면)이 패키지의 바닥을 향하도록 지지부재에 의해 지지되고, 필터칩의 후면에는 이 칩에 대한 입력 및 출력의 임피던스 정합회로를 이루는 캐패시터 및 인덕턴스소자가 비전도성수지층의 개재하에 박막 형태로 각각 형성되며, 상기 인덕턴스소자는 IDT전극의 버스바와 연결되도록 필터칩의 후면 양측에 형성된 입출력단자와, 이 단자와 패키지의 단자를 연결하는 금속세선으로 이루어진 것을 특징으로 한다. 여기서 상기 지지부재는 IDT전극의 주위를 에워 싸도록 형성되는 다수의 솔더 범프로 되어 IDT전극을 밀폐하도록 구성된다.

    복수의 유전상수를 갖는 회로기판 및 그 제조 방법
    64.
    发明公开
    복수의 유전상수를 갖는 회로기판 및 그 제조 방법 无效
    具有多个电介质常数的电路板及其制造方法

    公开(公告)号:KR1020020013185A

    公开(公告)日:2002-02-20

    申请号:KR1020000046659

    申请日:2000-08-11

    Abstract: PURPOSE: A circuit board and method for manufacturing the same is provided to reduce the size and weight of the circuit board by adjusting the size of the microstrip line through the use of a plurality of dielectric materials having dielectric constants corresponding to each frequency. CONSTITUTION: A circuit board comprises a grounding plate(5) constituted by a metallic plate; an insulating layer(10) formed onto the grounding plate, and constituted by first, second and third dielectric materials(23,25,28) having different dielectric constants; and a plurality of microstrip lines(15,17,20) for transmitting electromagnetic signals having different frequencies corresponding to each of dielectric materials having different dielectric constants. The dielectric material used for each of microstrip lines is formed of a dielectric material having a dielectric constant which becomes larger as the frequency of the electromagnetic signal decreases.

    Abstract translation: 目的:提供一种电路板及其制造方法,通过使用具有对应于每个频率的介电常数的多种介电材料来调节微带线的尺寸来减小电路板的尺寸和重量。 构成:电路板包括由金属板构成的接地板(5); 形成在接地板上并由具有不同介电常数的第一,第二和第三介电材料(23,25,28)构成的绝缘层(10) 以及多个微带线(15,17,20),用于传输具有与具有不同介电常数的每个介电材料相对应的不同频率的电磁信号。 用于每条微带线的电介质材料由介电常数形成,介电常数随着电磁信号频率的减小而变大。

    메모리 컨트롤러 구동방법, 및 메모리 컨트롤러를 포함하는 메모리 시스템, 메모리 카드 및 휴대용 전자장치
    66.
    发明授权
    메모리 컨트롤러 구동방법, 및 메모리 컨트롤러를 포함하는 메모리 시스템, 메모리 카드 및 휴대용 전자장치 有权
    一种驱动存储器控制器的方法以及包括存储器控制器,存储卡和便携式电子设备的存储器系统

    公开(公告)号:KR101824068B1

    公开(公告)日:2018-03-15

    申请号:KR1020110075297

    申请日:2011-07-28

    Abstract: 리드데이터의신뢰성이향상된메모리컨트롤러구동방법, 및메모리컨트롤러를포함하는메모리시스템, 메모리카드및 휴대용전자장치가제공된다. 상기메모리컨트롤러구동방법은메모리장치의제1 블록의데이터를리드하되, 상기제 1 블록은다수의페이지를포함하고, 상기제1 블록의페이지중에서열화된(degraded) 페이지를판별하여, 상기제1 블록의열화된페이지의개수를카운트(count)하고, 상기카운트한결과를참조하여, 상기열화된페이지를포함하는제1 블록을선택적으로리차지(recharge)하거나리클레임(reclaim)하는것을포함한다.

    Abstract translation: 提供一种驱动具有改进的读取数据可靠性的存储控制器的方法,以及存储系统,存储卡和包括存储控制器的便携式电子设备。 2.根据权利要求1所述的方法,其中所述存储器控制器方法读取存储器装置的第一区块的数据,其中所述第一区块包括多个页面,确定从所述第一区块的页面退化的页面, 计数块的劣化页面的数量并且参考计数结果选择性地重新充电或回收包括劣化页面的第一块。

    반도체 장치 및 이의 제조 방법
    67.
    发明公开
    반도체 장치 및 이의 제조 방법 审中-实审
    半导体装置及其制造方法

    公开(公告)号:KR1020170026923A

    公开(公告)日:2017-03-09

    申请号:KR1020150122901

    申请日:2015-08-31

    Abstract: 본발명의반도체장치는반도체기판으로부터돌출되며, 서로교차하는제 1 방향및 제 2 방향으로이격되어배치된활성기둥들, 상기활성기둥들사이에서상기제 1 방향으로연장되는워드라인, 상기활성기둥들의상부에배치된드레인영역, 및상기워드라인과상기드레인영역사이에제공되고, 상기드레인영역의하부면보다낮은레벨에위치하는하부면을갖는분리패턴을포함할수 있다.

    Abstract translation: 半导体器件包括从半导体衬底突出并且在垂直于第一方向的第一方向和第二方向彼此间隔开的有源柱,在有源柱之间沿第一方向延伸的字线,设置的漏极区 在每个活动柱的上部,以及设置在字线和漏区之间的分离图案。 分离图案的底表面设置在比漏区的底表面更低的水平处。

    플래시 메모리 시스템 및 그것의 워드 라인 인터리빙 방법
    68.
    发明授权
    플래시 메모리 시스템 및 그것의 워드 라인 인터리빙 방법 有权
    闪存存储器系统和WL交换方法

    公开(公告)号:KR101686590B1

    公开(公告)日:2016-12-14

    申请号:KR1020100092586

    申请日:2010-09-20

    CPC classification number: G11C16/10 G11C16/0483 H01L27/1157 H01L27/11582

    Abstract: 본발명은플래시메모리시스템및 그것의인터리빙방법에관한것이다. 본발명에따른플래시메모리시스템은복수의워드라인에연결된메모리셀 어레이; 및상기복수의워드라인사이의비트에러율(BER)을평균화하기위하여, 상기복수의워드라인에대하여인터리빙동작(이하, WL 인터리빙동작이라함)을수행하고, 인터리브된 WL 데이터를상기메모리셀 어레이에프로그램하기위한 WL 인터리빙로직을포함한다. 본발명에의하면, 비트에러율불균형을완화할수 있고, ECC 회로의부담을줄일수 있다.

    Abstract translation: 提供一种闪速存储器系统及其字线交错方法。 闪速存储器系统包括存储单元阵列和字线交错逻辑。 存储单元阵列连接到多个字线。 字线(WL)交织逻辑对与至少两个不同字线对应的WL数据和包括交错数据的编程数据执行对存储单元阵列的交织操作。

    포장장치 및 이를 이용한 포장방법
    69.
    发明公开
    포장장치 및 이를 이용한 포장방법 审中-实审
    包装装置和包装方法

    公开(公告)号:KR1020160089206A

    公开(公告)日:2016-07-27

    申请号:KR1020150008874

    申请日:2015-01-19

    CPC classification number: B65B43/265 B65B7/20 B65B61/207 B65B2230/02

    Abstract: 포장장치및 이를이용한포장방법이개시된다. 개시된포장장치는내부에제품삽입공간이형성되도록접힌상태의포장상자를펼친상태로만드는제함부; 상기제함부에인접하게배치되며, 상기제품삽입공간을복수의공간으로구획하기위해상기제품삽입공간에칸막이를안착시키는칸막이삽입부; 상기칸막이삽입부에인접하게배치되며, 제품트레이에적재된제품을이송하여상기제품삽입공간에안착시키는제품삽입부; 상기제품삽입부에인접하게배치되며, 상기제품이안착된상기포장상자를본딩하는마감부; 및상기포장상자를상기제함부, 칸막이삽입부, 제품삽입부및 마감부를따라순차적으로이송하는이송부;를포함하며, 상기칸막이삽입부는펼쳐진상태의칸막이를접어서입체형상의칸막이로만든후 상기제품삽입공간에안착시킨다.

    Abstract translation: 公开了一种包装装置和使用该装置的包装方法,其中整个包装过程可以自动化。 所公开的包装装置包括:折叠包装盒的盒子制造部件,折叠以在内部形成产品插入空间; 分配插入部分,其与所述制盒部分相邻并且在所述产品插入空间中安装分隔件,以将产品插入空间分隔成多个空间; 与分隔插入部相邻地配置的产品插入部,转印装载在商品托盘上的商品,由此将其安装在产品插入空间中; 与产品插入部相邻设置的整理部,将具有安装在其上的产品的包装盒接合; 以及传送部件,其沿着制盒部,分隔插入部,产品插入部和精加工部顺序地传送包装盒。 分割插入部分通过折叠展开的分隔件来制造三维分隔件,并将其安装在产品插入空间中。

    메모리 시스템 및 그것의 배드 블록 관리 방법
    70.
    发明授权
    메모리 시스템 및 그것의 배드 블록 관리 방법 有权
    存储器系统及其封装管理方法

    公开(公告)号:KR101624969B1

    公开(公告)日:2016-05-31

    申请号:KR1020090045827

    申请日:2009-05-26

    CPC classification number: G11C29/82

    Abstract: 본발명의실시예에따른메모리장치의배드블록관리방법은, 메모리블록이배드블록조건을만족할때 배드블록을할당하는단계, 및상기할당된배드블록이배드블록해제조건을만족할때 상기할당된배드블록을해제하는단계를포함할것이다. 본발명에따른메모리시스템은할당된배드블록일지라도배드블록해제조건을만족하면배드블록이해제될수 있도록구현됨으로써, 메모리블록의효율성이향상될것이다.

Patent Agency Ranking