-
公开(公告)号：KR100795571B1
公开(公告)日：2008-01-21
申请号：KR1020060094096
申请日：2006-09-27
Applicant: 전자부품연구원
IPC: H01C17/065 , H01C17/075
Abstract: A paste for a thick-film resistor, a manufacturing method thereof, and a thick-film resistor are provided to maintain a high electric conductivity and reduce a TcR(Temperature coefficient of Resistance) value of the resistor remarkably at the same time. A method for manufacturing a paste for a thick-film resistor includes the steps of: preparing an organic resin by distributing an organic composition and an inorganic based cross-linking agent in an organic solvent(S210); administrating an alloy powder to the prepared organic resin and first-mixing them(S220); administrating a carbon black to the first-mixed organic resin and second-mixing them(S230); and performing 3-roll milling after removing bubble and filtering to the second-mixed organic resin(S240).
Abstract translation: 提供一种用于厚膜电阻器的糊剂，其制造方法和厚膜电阻器以保持高导电性并同时显着降低电阻器的TcR（电阻值）。 一种制造用于厚膜电阻器的糊剂的方法包括以下步骤：通过在有机溶剂中分配有机组合物和无机基交联剂来制备有机树脂（S210）; 向合成的有机树脂中施加合金粉末并首先混合（S220）; 向第一混合有机树脂施用炭黑并进行二次混合（S230）; 在除去气泡并过滤到第二混合有机树脂之后进行3辊研磨（S240）。
-
公开(公告)号：KR100784127B1
公开(公告)日：2007-12-12
申请号：KR1020050122266
申请日：2005-12-13
Applicant: 전자부품연구원
IPC: H05K3/46
Abstract: 본 발명은 다층 인쇄회로기판의 제조방법에 관한 것으로서, 절연층, 상기 절연층의 일면에 형성된 보호 필름, 상기 절연층의 타면에 형성된 금속 박막으로 이루어지며, 상기 절연층 및 보호 필름을 관통하는 관통공을 구비한 복수의 적층판을 준비하는 단계; 상기 각 적층판의 관통공을 충진하여 범프(Bump)를 형성하는 단계; 상기 보호 필름을 박리하는 단계; 상기 금속 박막을 식각하여, 상기 각 적층판에 회로 패턴을 형성하는 단계; 상기 각 적층판을 압착하는 단계를 포함하여 이루어지며, 상기 관통공에 충진된 범프는 도금법에 의해 형성된다.
본 발명은 이러한 특징에 의해, 범프가 보호 필름의 박리에 의해 손상되는 것을 방지할 수 있을 뿐만 아니라, 범프의 저항을 낮추어 다층 인쇄회로기판의 발열을 감소시킬 수 있다.
다층 인쇄회로기판, 범프(Bump)-
公开(公告)号：KR100734244B1
公开(公告)日：2007-07-02
申请号：KR1020060048170
申请日：2006-05-29
Applicant: 전자부품연구원
IPC: H05K3/46
Abstract: A multilayer printed circuit board and a method for manufacturing the same are provided to control a height of a conductive bump by adjusting a thickness of a copper foil when forming the copper foil. A method for manufacturing a multilayer printed circuit board includes the steps of: forming a first laminated plate(A) and a second laminated plate(B) having circuit patterns on upper and lower surfaces of a first insulating layer, a via hole which penetrates the first insulating layer and the circuit patterns to electrically connect the circuit patterns, and a conductive paste filled in the via hole; forming an interlayer connection layer(C) having a via hole in a second insulating layer, and a conductive paste filled in the via hole to be protruded from upper and lower surfaces of the second insulating layer; and thermally compressing the first laminated plate(A), the second laminated plate(B), and the interlayer connection plate(C) interposed between the first laminated plate(A) and the second laminated plate(B) whose via holes are located on the same line.
Abstract translation: 提供一种多层印刷电路板及其制造方法，以在形成铜箔时通过调整铜箔的厚度来控制导电性凸块的高度。 一种制造多层印刷电路板的方法包括以下步骤：在第一绝缘层的上表面和下表面上形成具有电路图案的第一层压板（A）和第二层压板（B），穿透 第一绝缘层和用于电连接电路图案的电路图案以及填充在通孔中的导电膏; 在第二绝缘层中形成具有通孔的层间连接层（C），以及填充在通孔中以从第二绝缘层的上表面和下表面突出的导电膏; （A）和第二层压板（B）之间的第一层压板（A），第二层压板（B）和层间连接板（C）进行热压缩，所述第一层压板（A）和第二层压板 同一条线。
-
公开(公告)号：KR1020070062638A
公开(公告)日：2007-06-18
申请号：KR1020050122266
申请日：2005-12-13
Applicant: 전자부품연구원
IPC: H05K3/46
CPC classification number: H05K3/429 , H05K3/4007 , H05K3/423
Abstract: A method for manufacturing a multiple-layer printed circuit board is provided to shorten a bump forming time by forming a bump inside a penetration hole through an electrolytic plating. A method for manufacturing a multiple-layer printed circuit board includes the steps of: preparing a plurality of stacking plates having an insulation layer(10), a protection film(11) formed on a side of the insulation layer(10), a metal thin film(12) formed on the other side of the insulation layer(10), and a penetration hole(13) to penetrate the insulation layer(10) and the protection film(11); forming a bump by filling the penetration hole(13) of each of the stacking plates; exfoliating the protection film(11); forming a circuit pattern on each of the stacking plates by etching the metal thin film(12); and compressing each of the stacking plates. The bump filled in the penetration hole(13) is formed by a plating process.
Abstract translation: 提供一种制造多层印刷电路板的方法，用于通过在电镀中在穿透孔内形成凸起来缩短凸块形成时间。 一种制造多层印刷电路板的方法包括以下步骤：制备具有绝缘层（10），形成在绝缘层（10）侧的保护膜（11）的多个堆叠板，金属 形成在绝缘层（10）的另一侧的薄膜（12）和穿透绝缘层（10）和保护膜（11）的穿透孔（13）。 通过填充每个堆叠板的贯通孔（13）形成凸块; 剥离保护膜（11）; 通过蚀刻金属薄膜（12）在每个堆叠板上形成电路图案; 并压缩每个堆叠板。 填充在贯通孔（13）中的凸块通过电镀工艺形成。
-
公开(公告)号：KR100642047B1
公开(公告)日：2006-11-10
申请号：KR1020050069433
申请日：2005-07-29
Applicant: 전자부품연구원
IPC: H05K1/16
Abstract: A method for processing an embedded resistor and a processing PCB using the same are provided to easily form or remove a cavity structure by using a foam tape with a raw material for forming a cavity. A cavity forming process is performed to form a cavity(22) on a predetermined region of a foam tape(20). A foam tape attaching process is performed to attach the foam tape having the cavity on an upper part of a substrate(10) having electrodes(11) separated from each other. A resistor forming process is performed to form a resistor(12) contacting the electrode in the cavity. A foam tape removal process is performed to remove the foam tape by foaming the foam tape.
Abstract translation: 提供一种用于处理嵌入式电阻器的方法和使用该方法的处理PCB，以通过使用具有用于形成空腔的原材料的泡沫带来容易地形成或去除空腔结构。 执行腔体形成过程以在泡沫带（20）的预定区域上形成空腔（22）。 执行泡沫胶带附着工艺以将具有空腔的泡沫胶带附着在具有彼此分离的电极（11）的基板（10）的上部上。 执行电阻形成工艺以形成接触空腔中的电极的电阻器（12）。 通过使泡沫胶带发泡来执行泡沫胶带去除过程以去除泡沫胶带。
-
Patent Agency Ranking
公开(公告)号：KR100587461B1
公开(公告)日：2006-06-09
申请号：KR1020040045138
申请日：2004-06-17
Applicant: 전자부품연구원
Abstract: 본 발명에 따른 그린 쉬트용 슬러리 조성물은, 세라믹 분말 100중량부에 대하여, 7 내지 14 중량부의 에틸렌메타아크릴 코폴리머(Ethylene-MethAcrylate copolymer)를 포함하는 결합제 용액 15 내지 40 중량부, 유기용매 30 내지 65 중량부를 포함하여 구성된다.
본 발명에 따른 그린 쉬트용 슬러리 조성물에 의해 적은 양의 결합제 만으로도 세라믹 분말의 충분한 결합이 이루어지도록 하며, 그린 쉬트의 제조시 400℃ 이하의 낮은 온도에서도 번아웃 공정을 수행하는 것이 가능해진다.
캐패시터, 적층 세라믹 캐패시터, 그린 쉬트, 그린 테이프, 그린 쉬트용 슬러리 조성물-
公开(公告)号：KR100563450B1
公开(公告)日：2006-03-23
申请号：KR1020030098464
申请日：2003-12-29
Applicant: 전자부품연구원
IPC: C04B35/495
Abstract: 본 발명은 하기 화학식 1의 유전체 세라믹 조성물 및 그 제조방법에 관한 것으로서, 상기 유전체 세라믹 조성물은 950℃ 이하의 저온에서도 소결이 가능할 뿐만 아니라 유전율(
r )이 25∼30이고, 품질계수(Q×f
0 )가 5,000∼12,000 GHz이며, 공진 주파수 온도계수(
f )의 범위가 ±10 ppm/℃이어서 고주파용 유전체 세라믹 부품의 재료로 사용될 수 있는 우수한 특성을 갖는다.
[화학식 1]
Ba(Zn
1/3 Ta
2/3 )O
3 ·x B
2 O
3 ·y CuO
(상기 식에서 2몰% x 20몰%, 2몰% y 25몰% 이다.)
유전체, 세라믹, 고주파유전체, BZT, B2O3, CuOAbstract translation: 本发明涉及介电陶瓷组合物，当它涉及一种用于制造电介质陶瓷组合物是介电常数，以及可能的，在小于950℃下式的低温（烧结
-
公开(公告)号：KR1020050067480A
公开(公告)日：2005-07-04
申请号：KR1020030098465
申请日：2003-12-29
Applicant: 전자부품연구원
IPC: C04B35/453
CPC classification number: H01B3/12 , C04B35/14 , C04B35/453 , C04B35/62605
Abstract: 본 발명은 하기 화학식 1의 유전체 세라믹 조성물 및 그 제조방법에 관한 것으로서, 상기 유전체 세라믹 조성물은 800℃ 이하의 저온에서도 소결이 가능할 뿐만 아니라 유전율(
r )이 30~40이고, 품질계수(Q×f
0 )가 5,000~9,000 GHz이며, 공진 주파수 온도계수(
f )의 범위가 -20∼-30 ppm/℃이어서 고주파용 유전체 세라믹 부품의 재료로 사용될 수 있는 우수한 특성을 갖는다.
[화학식 1]
Bi
12 SiO
20 ·x B
2 O
3
(상기 식에서 2몰% x-
公开(公告)号：KR1020040036377A
公开(公告)日：2004-04-30
申请号：KR1020020065381
申请日：2002-10-25
Applicant: 전자부품연구원
CPC classification number: H01B3/12 , C04B35/46 , C04B35/6262 , C04B35/6303
Abstract: PURPOSE: Provided is a low temperature co-fired ceramic(LTCC) composition, which has a high dielectric constant and a low firing temperature of 950 deg.C or less, which is lower than the melting point of a silver electrode. CONSTITUTION: The LTCC composition comprises TiO2 as a dielectric material having a high dielectric constant, and TeO2 as a low temperature co-firing agent. Particularly, the content of TeO2 is 3-15 mol%. The LTCC composition has a dielectric constant of 80 or more. The LTCC composition is prepared by the method comprising the steps of: weighing TiO2 and TeO2 powders and ball milling the powders; sintering the milled powders; forming the sintered powders; and firing the formed product at a temperature of 800-950 deg.C.
Abstract translation: 目的：提供一种低温共烧陶瓷（LTCC）组合物，其具有高的介电常数和950℃以下的低烧结温度，低于银电极的熔点。 构成：LTCC组合物包含TiO 2作为具有高介电常数的介电材料，TeO 2作为低温共烧发剂。 特别地，TeO 2的含量为3〜15摩尔％。 LTCC组合物的介电常数为80以上。 通过包括以下步骤的方法制备LTCC组合物：称重TiO 2和TeO 2粉末并粉碎粉末; 烧结研磨粉末; 形成烧结粉末; 并在800-950℃的温度下焙烧成形产品。
-
公开(公告)号：KR101975977B1
公开(公告)日：2019-05-09
申请号：KR1020170136393
申请日：2017-10-20
Applicant: 전자부품연구원
IPC: D06M13/224 , D06M13/325 , D06M101/06
-
-
-
-
-
-
-
-
-
Search Results
128
records
(took 0.027 seconds)
