-
公开(公告)号：KR1019980083499A
公开(公告)日：1998-12-05
申请号：KR1019970018815
申请日：1997-05-15
Applicant: 한국전자통신연구원
IPC: G01J1/02
Abstract: 본 발명은 넓은 에너지 밴드갭(wide energy band gap)을 갖는 신소재 합금을 이용하여 광전도성(photoconducting) 및 광전지성(photovoltaic)을 갖는 자외선 감지기와 그 제조방법에 관한 것이다. 종래의 자외선 감지기는 저전력 소형으로는 사용할 수 없으며 주변 자계(磁界, magnetic field)의 영향을 쉽게 받고, 광변환 효율이 낮고 외부 필터를 사용하여 가시광 및 적외선을 차단해야 해야 하며, 양자효율이 낮으며, 가격이 비싸다는 문제점이 있었다. 그러나, 본 발명의 목적은 자외선 감지능력율 높이고, 근자외선에서 원자외선에 이르는 넓은 파장대에서 차단 주파수를 정밀하게 조절할 수 있으며, 간접에서 직접 에너지 밴드갭 변환에 따라 양자효율을 높이는 데에 있다. 그 특징은 사파이어 기판 위에 성장된 질화 알루미늄 층과, 상기 질화 알루미늄 층 위에 소정의 조성비로 성장된 N형 (SiC)
1-X (AlN)
X 에피텍시 층과, 상기 N형 (SiC)
1-X (AlN)
X 에피텍시 층 위에 소정의 조성비로 성장된 P형 (SiC)
1-X (AlN)
X 에피텍시 층과, 상기 P형 (SiC)
1-X (AlN)
X 에피텍시 층 위에 소정의 조성비로 성장된 P
+ 형 (SiC)
1-X (AlN)
X 에피텍시 층과, 상기 N형 (SiC)
1-X (AlN)
X 에피텍시 층 위에 형성된 N형 전극 및 상기 P
+ 형 (SiC)
1-X (AlN)
X 에피텍시 층 위에 형성된 P형 전극으로 구성되는 데에 있다. 그 효과는 Si이나 SiC를 사용한 소자보다 자외선 감지능력과 양자효율을 크게 향상시킬 수 있다는 데에 그 효과가 있다.-
公开(公告)号：KR100155511B1
公开(公告)日：1998-11-16
申请号：KR1019950053689
申请日：1995-12-21
IPC: H04L7/00
Abstract: 본 발명은 동기식 다중화 구조의 하위 계층에서 포인터 생성회로에 관한 것으로서, 종래의 포인터 생성회로에 업/다운 카운터를 이용한 포인터 값 생성수단과, 3개의 프레임을 래치하여 포인터를 비교하는 3프레임 래치 및 포인터 비교수단을 부가하여 업 카운터와 다운 카운터의 병렬 연결로 데이타의 유효성을 향상시킬 수 있고, 연속적인 오류에 대해서 잘못된 포인터 값을 생성하는 문제점을 3개의 프레임과 다운 카운터 방법으로 비교하여 포인터를 생성하므로서 포인터 값의 신뢰성을 개선한 것이다.
-
公开(公告)号：KR1019980050464A
公开(公告)日：1998-09-15
申请号：KR1019960069287
申请日：1996-12-20
Applicant: 한국전자통신연구원
IPC: H01L27/02
Abstract: 아날로그 CMOS IC(집적회로: integrated circuits)에는 CMOS 소자와 수동소자(저항, 캐패시터 등)가 포함된다. 아날로그 CMOS IC를 제조하는 방법은 CMOS 소자를 제작한 후 수동소자를 제작하는 방법과 다결정실리콘을 이용하여 저항과 캐패시터의 하층 전극을 먼저 형성한 후에 캐패시터 절연막을 형성하고 게이트 절연막을 성장시킨 후 게이트 전극을 형성하여 CMOS 소자과 다결정실리콘 캐패시터를 제작하는 방법이 있다. 후자의 방법은 저항 소자를 먼저 제작하고 CMOS 소자를 제작함으로서 수동소자를 제작할 때 CMOS 소자에 미치는 영향을 줄일 수 있지만, 전체 공정이 복잡해질 뿐만아니라 CMOS 소자의 균일성과 재현성에 문제가 발생된다. 전자는 CMOS 소자를 제작하고 수동소자를 제작하기 때문에 CMOS 소자의 특성의 재현성과 균일성이 우수하게 할 수 있으나, 수동소자를 제작할 때 CMOS 소자에 영향을 미칠 수 있게 된다.
따라서 본 발명에서는 아날로그 CMOS IC 제조공정에 있어서 CMOS 소자의 특성을 나쁘게 하지 않고 수동소자를 제작하는 방법에 관한 것이다. 이 방법은 CMOS 소자를 제작한 후에 산소나 기타 불순물이 투과되지 않는 질화막을 소자가 형성되는 전면에 증착후에 수동소자인 캐패시터가 형성되는 부분의 질화막을 제거하고 캐패시터 절연막을 형성한 다음에 저항과 다결정실리콘 캐패시터의 상층 전극인 다결정실리콘을 증착하여 수동소자를 제작하는 것이다. 이 방법은 캐패시터 절연막을 형성하기 위하여 다결정실리콘을 산화시키거나 저압화학증착법으로 절연막을 증착시킬 때 CMOS 소자 채널 가장자리에 산화막이 성장되거나 소자에 불순물이 도입되어 소자의 특성이 나빠지는 것을 억제할 수 있다.-
公开(公告)号：KR1019980037011A
公开(公告)日：1998-08-05
申请号：KR1019960055693
申请日：1996-11-20
Applicant: 한국전자통신연구원
IPC: H01L21/28
Abstract: 본 발명은 금속배선용 박막의 형성방법에 관한 것으로, 특히, 반도체 소자의 금속배선용 박막으로 사용되는 알루미늄(Al)과 알루미늄/구리(AlCu) 박막의 건식식각시 부식을 방지할 수 있는 금속배선용 박막을 형성하는 방법에 관한 것이다. 본 발명에 따른 금속배선용 박막의 형성방법은, 반도체 제조공정중 금속배선공정에 있어서, 유기금속화학기상증착(Metal Organic Chemical Vapor Deposition: MOCVD)법에 의해 반도체 기판(1) 상에 알루미늄 또는 알루미늄/구리의 단결정 금속박막을 증착하는 과정을 포함하는 것을 특징으로 하며, 본 발명에 따르면, 금속배선용 박막의 건식식각후, 금속배선(5a)의 단면 형상이 종래기술과 달리 미끈하며, 건식식각후에도 금속배선(5a)이 전혀 부식되지 않으므로, 금속박막의 일렉트로마이그레이션(electro-migration) 현상을 억제하는 효과를 가져와, 배선의 전기적 신뢰성에 매우 좋은 효과가 있다.
-
公开(公告)号：KR1019970054464A
公开(公告)日：1997-07-31
申请号：KR1019950052671
申请日：1995-12-20
Applicant: 한국전자통신연구원
IPC: H01L29/78
Abstract: 본 발명은 금속-반도체 전계 효과 트랜지스터에 관한 것으로서, 반절연성 갈륨 비소의 반도체 기판과, 상기 반도체 기판 상부에 불순물이 도핑되지 않은 갈륨 비소로 이루어진 제1완충층과, 상기 제1완충층의 상부에 불순물이 도핑되지 않은 갈륨 비소의 우물과 불순물이 도핑되지 않은 알루미늄 갈륨 비소의 장벽이 초격자 구조로 이루어진 제2완충층과, 제2완충층의 상부에 불순물이 도핑되지 않는 갈륨 비소로 이루어진 제3완충층과, 상기 제3완충층의 상부에 형성된 실리콘이 도핑된 갈륨 비소로 이루어진 채널층과, 상기 채널층의 상부에 형성된 실리콘이 도핑된 갈륨 비소로 이루어진 캡층을 포함한다.
따라서, 본 발명은 무릎 전압 특성을 낮게하여 소비 전력을 줄일 수 있고 전달 콘덕턱스를 향상시킬 수 있으며 전도 특성이 전압의 변화에 대하여 넓은 영역에서 작용하므로 소자의 동작 범위가 넓다.-
Patent Agency Ranking
-
公开(公告)号：KR1019960013624B1
公开(公告)日：1996-10-10
申请号：KR1019920025020
申请日：1992-12-22
IPC: H01L21/335
Abstract: forming a field oxide film(2), a gate oxide film(4), a polysilicon gate(3), a side wall spacer(5), and a source/drain junction(6) on a silicon substrate(1); evaporating a polysilicon film(7) in a finite thickness on a surface of wafer; crystallizing the polysilicon film(7) by a heat treatment; removing all remains except for a photoresistor(8-1); removing all remains except for a silicon layer(7-1) by the etch-back; injecting an impurity into the source/drain region; forming source/drain junction(9); performing a heat treatment.
Abstract translation: 在硅衬底（1）上形成场氧化膜（2），栅极氧化膜（4），多晶硅栅极（3），侧壁间隔物（5）和源极/漏极结（6）; 在晶片表面上蒸发有限厚度的多晶硅膜（7）; 通过热处理使多晶硅膜（7）结晶; 除去光敏电阻（8-1）以外的所有残留物; 通过回蚀除去硅层（7-1）以外的所有残留物; 向源极/漏极区注入杂质; 形成源极/漏极结（9）; 进行热处理。
-
-
公开(公告)号：KR1019960008904B1
公开(公告)日：1996-07-05
申请号：KR1019920025029
申请日：1992-12-22
IPC: H01L21/316
Abstract: The silicone dioxide film is prepared by introducing a mixed gas of 1-3% trichloroethane or trichloroethylene and oxygen or ozone into the oxidizing furnace for the lost 2-3mins. of oxidation process when the oxide film(2) with a 100nm thickness is formed on a silicone wafer(1) in the quartz tube at 900deg.C, and then accumulating chlorine atoms at the interface of silicone wafer(1) and silicone dioxide film(2). The obtained oxide film has no alkali metal like Na and pin-hole on silicone wafer.
Abstract translation: 通过将1-3％三氯乙烷或三氯乙烯和氧气或臭氧的混合气体引入氧化炉中来制备二氧化硅膜，损失2-3分钟。 当石英管中的硅晶片（1）在900℃下形成厚度为100nm的氧化物膜（2），然后在硅晶片（1）的界面和二氧化硅膜上积聚氯原子时，进行氧化处理 （2）。 得到的氧化膜在硅晶片上不具有钠和针孔等碱金属。
-
公开(公告)号：KR1019960002694A
公开(公告)日：1996-01-26
申请号：KR1019940014063
申请日：1994-06-21
Applicant: 한국전자통신연구원
IPC: H01L21/336
Abstract: 본 발명은 다결정실리콘 박막트랜지스터의 제조방법에 관한 것으로서, 종래에 다결정실리콘의 결정립 결함이 많고 열처리시간이 길어 제조생산성이 낮은 문제점을 해결하기 위하여 본 발명에서는 투명 절연기판(10)상에 비정질실리콘 박막(20')은 증착하는 공정(a)과, 이 비정질실리콘 박막(20')을 비활성기체 또는 활성기체중의 적어도 하나의 기체 또는 이 기체들중 적어도 2종류 이상의 혼합기체로 이루어진 상압이상 및 고압전기로에서 고상결정화시켜 다결정실리콘 박막(20)을 형성하는 공정(b)과, 이 다결정실리콘 박막(20)을 리소그래피와 식각을 이용하여 다결정실리콘 활성영역(20)을 형성하는 공정(c)과, 이 위에 게이트실리콘 산화막(30) 및 게이트 다결정실리콘(40)을 순차로 형성한 후 불순물 이온주입을 하여 소오스와 드레인(50)을 형성하는 공정(d) 과, 상기 소오스와 드레인(50)상에 금속막을 증착하여 금속전극(70)을 형성하는 공정(e)을 제공함으로써 다결정실리콘의 결정립계 결함을 감소시켜 고성능의 박막트랜지스터를 제작할 수 있을뿐만 아니라, 제조공정 시간도 줄일 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
202
records
(took 0.02 seconds)
