-
公开(公告)号：KR1020000032392A
公开(公告)日：2000-06-15
申请号：KR1019980048835
申请日：1998-11-14
Applicant: 한국전자통신연구원
IPC: H01L21/18
Abstract: PURPOSE: A method for forming ohmic contacts of a chemical semiconductor device is provided to acquire a linear current-voltage characteristic, low resistance and thermal stability from the ohmic contacts. CONSTITUTION: In processes for manufacturing chemical semiconductor devices, a III-Vgroup chemical semiconductor layer is prepared. Next, for ohmic contacts, a 1st palladium layer(5), a germanium layer(6), a 1st gold layer(7), a 2nd palladium layer(5) and a 2nd gold layer(7) are sequentially formed on the III-V group chemical semiconductor layer. Next, a metal heat treatment is performed. Thereby, the ohmic contacts has a linear current-voltage characteristic, low resistance and thermal stability.
Abstract translation: 目的：提供一种用于形成化学半导体器件的欧姆接触的方法，以获得来自欧姆触点的线性电流 - 电压特性，低电阻和热稳定性。 构成：在制造化学半导体器件的工艺中，制备III-V族化学半导体层。 接下来，对于欧姆接触，在III上依次形成第一钯层（5），锗层（6），第一金层（7），第二钯层（5）和第二金层（7） -V组化学半导体层。 接下来，进行金属热处理。 因此，欧姆接触具有线性电流 - 电压特性，低电阻和热稳定性。
-
公开(公告)号：KR100231704B1
公开(公告)日：1999-11-15
申请号：KR1019960054819
申请日：1996-11-18
Applicant: 한국전자통신연구원
IPC: H01L29/772 , H01L21/335
Abstract: 본 발명은 갈륨비소(GaAs) 마이크로 웨이브 반도체 장치중 증가형 모드와 공핍형 모드 금속-반도체 전계효과 트랜지스터(E-MESFET 및 D-MESFET) 제조용 기판 구조 및 제조 방법에 관한 것으로, 항복전압의 향상을 위하여 표면층에 도핑되지 않은 갈륨비소 캡층과 기판 성장시 활성층 사이에 원하는 깊이로 얇은 식각 멈춤층을 삽입하고, 식각 공정에서 채널층과 식각 멈춤층을 선택적으로 식각함으로써 공정 재현성과 특성 균일도 및 생산 수율 향상 효과를 얻을 수 있으며, 이 기판을 이용하여 E-MESFET와 D-MESFET를 제작하고 T-형 게이트를 형성하여 잡음 특성 등 마이크로웨이브 특성이 우수한 E-MESFET와 D-MESFET를 동일 기판 위에 간단한 방법으로 동시에 제작할 수 있어 공정 개선 및 원가 절감에 기여할 수 있는 것이다.
-
公开(公告)号：KR100212480B1
公开(公告)日：1999-08-02
申请号：KR1019960054850
申请日：1996-11-18
Applicant: 한국전자통신연구원
IPC: H04B7/26
Abstract: 본 발명은 무선 이동통신에서 페이딩 보상 방법에 관한 것으로, PSAM 페이딩 추정 방법에서 가우시안 내삽법은 파일롯 심볼 사이의 페이딩 왜곡의 추정을 위해 파일롯 심볼을 자주 삽입해야 하는 단점이 있고, 또한 이론적으로 최고의 성능을 보이지만 채널 이득의 자기상관 함수, 도플러 주파수와 SNR을 알아야 하는 위너 필터 방법은 실상황에서 사용하기에 부적당한 문제점이 있다. 이러한 문제점을 해결하기 위해 싱크 함수를 이용한 내삽법을 적용하여 가우시안 내삽법보다 뛰어난 성능을 갖고, 위너 필터 방법과 거의 유사한 성능을 갖는 싱크 함수를 이용한 페이딩 추정 방법이 제시된다.
-
公开(公告)号：KR100211961B1
公开(公告)日：1999-08-02
申请号：KR1019960061307
申请日：1996-12-03
Applicant: 한국전자통신연구원
IPC: H01L27/092
Abstract: 본 발명은 고주파 특성이 우수한 증폭기용 GaAs MESFET 소자의 제조를 위한 자기정렬용 T-형 게이트를 형성하는 방법에 관한 것으로, 반도체 기판(3)상에 채널층(2)과 오믹층(1)을 형성하는 단계와, 형상반전 리소그래피 방법에 의해 음의 측면 기울기를 지닌 자기 정렬용 포토 레지스트 패턴(4)을 상기한 채널층(2) 상에 형성하는 단계와, 상기한 반도체 기판(3)의 전체면에 걸쳐 희생금속 박막층(5)을 증착하고 레지스트를 제거하여 게이트 길이 영역을 설정하는 단계와, 형상반전 리소그래피 방법에 의해 상기한 희생금속 박막층(5)위에 형상반전 레지스트 패턴(6)을 형성하고 게이트 금속층(7)을 증착한 후, 리프트 오프 공정에 의해 T-형 게이트 형상을 형성하는 단계와, 상기한 희생 금속 박막층(5)을 식각 제거하여 T-형 게이트(8)를 형성하는 단계를 포함한다. 본 발명에 따른 T-형 게이트 형성방법에 따르면, T-형 게이트의 제작을 위하여 마스크 1장 만을 추가로 사용하기 때문에 공정이 간편할 뿐 아니라, 일반 스텝퍼의 패턴 분해능의 한계치인 0.5㎛보다 작은 0.3∼0.4㎛의 T-형 게이트 길이를 갖는 GaAs MESFET 소자를 제작할 수 있다.
-
公开(公告)号：KR1019990050380A
公开(公告)日：1999-07-05
申请号：KR1019970069499
申请日：1997-12-17
IPC: H01L29/78
Abstract: 본 발명은 GaAs 기판의 식각에 의해 생성된 한쪽 측벽에 불순물의 이온주입과 활성화로 채널을 형성하고, 식각된 다른쪽 측벽에 게이트 금속을 증착하여 형성하며, 측벽의 상단부와 하단부에 소스와 드레인의 저항성 접촉을 형성하고 금속 배선을 하여 트랜지스터를 제작 함으로써 특성을 크게 향상시킨 수직한 채널을 갖는 트랜지스터의 제작 방법에 관한 것이다.
본 발명은 기존의 트랜지스터에 비해 다음과 같은 장점을 지닌다. 첫째, 증착되는 금속의 두께와 증착되는 방향에 의해 게이트 길이가 정해지므로 리소그라피에 의존하지 않는 극히 작은 게이트 길이를 갖는 트랜지스터를 제작할 수 있으며, 둘째, 소스와 드레인이 완전히 분리된 형태로 트랜지스터가 제작되기 때문에 기생 채널(parasitic channel)에 의한 기생 효과를 제거할 수 있고, 셋째, 형성된 채널의 한쪽이 절연막으로 접촉되어 있어 abrupt 한 불순물 분포를 나타내므로 트랜지스터의 on-off 특성을 크게 향상시킬 수 있으며 게이트와 접촉된 부분의 불순물 농도를 작게할 수 있으므로 게이트의 특성을 향상 시킬 수 있다.-
Patent Agency Ranking
公开(公告)号：KR100175348B1
公开(公告)日：1999-04-01
申请号：KR1019950054542
申请日：1995-12-22
Applicant: 한국전자통신연구원
IPC: G01S3/00
Abstract: 본 발명은 원형 어레이를 통하여 수신된 신호의 공분산 행렬(covariance matrix)을 구하여 그 수신신호의 방향을 탐지하는 방법에 관한 것으로서, 그 특징은 짝수개의 감지기를 원형 어레이로 구성하여, 상기 각 감지기를 통해 수신된 신호들에 대한 1차 공분산 행렬을 구하고, 상기 1차 공분산 행렬을 부행렬로 분리한 후, 그 분리된 부행렬들을 새롭게 구성하며, 그 새로운 부행렬들로 재구성된 2차 공분산 행렬을 수신신호 방향 탐지 알고리즘에 적용하여 수신신호의 방향을 탐지하는 수신신호 방향 탐지 방법에 있어서, 상기 1차 공분산 행렬을 센서수에 의해 4등분하여 부행렬로 분리하고, 잡음을 감소시키고 보다 정확한 공분산 행렬의 결과값을 구하도록 하기 위해 통계학적으로 공간정상 프로세스를 만족하는 부행렬의 평균값을 구해 그 부행렬을 재구성� ��며, 그 재구성된 새로운 부행렬에 의해 재구성된 2차 공분산 행렬을 수신신호 방향 탐지 알고리즘에 적용하여 정확한 수신신호의 방향을 탐지하도록 하는 것을 특징으로 한다.
-
公开(公告)号：KR1019980046372A
公开(公告)日：1998-09-15
申请号：KR1019960064697
申请日：1996-12-12
Applicant: 한국전자통신연구원
IPC: H01L29/778
Abstract: 본 발명은 GaAs/AlGaAs HEM의 제조시 게이트 전극이 형성되는 부분인 GaAs의 표면층(15)을 AlGaAs층(14)에 손상을 주지 않는 상태로 제거하기 위하여 상기 AlGaAs층(14)상에 Al
0.30 Ga
0.70 As의 에치 스톱층(100)을 형성하고, 상기 GaAs의 표면층(15)에 게이트 전극 패턴(17)을 형성하고, 1 몰의 구연산과 과산화 수소를 1:1의 부피비로 혼합한 에칭용액을 사용하여 노출된 표면층(15)을 제거하여 게이트 전극이 형성되어질 영역인 게이트 리세스 부분을 형성한다.
본 발명은 상술한 바와 같은 에칭 스톱층과 에칭용액을 이용함으로서 GaAs와 AlGaAs층을 사용하는 HEMT 소자의 특성의 균일도를 향상시키고 수율을 높일 수 있다.-
公开(公告)号：KR1019980037619A
公开(公告)日：1998-08-05
申请号：KR1019960056397
申请日：1996-11-22
Applicant: 한국전자통신연구원
IPC: H01L29/76
Abstract: 본 발명은 갈륨비소(GaAs) 메스펙트(MESFET)의 소스-드레인 단 저항 측정 값의 보상 방법에 관한 것으로, 특히 전체 게이트 전류 성분에서 열이온 방출(thermionic emission)에 의한 전류 성분만을 추출 한 다음 열이온 방출에 의한 성분 만으로 소스 및 드레인 저항을 따로 측정하고, 계산 시에는 이상 계수(ideality factor)를 열이온 방출 값으로 대입하여 구하는 저항 값 계산의 보상 관리에 관해 개시된다.
-
公开(公告)号：KR1019980036262A
公开(公告)日：1998-08-05
申请号：KR1019960054819
申请日：1996-11-18
Applicant: 한국전자통신연구원
IPC: H01L29/772 , H01L21/335
Abstract: 본 발명은 갈륨비소(GaAs) 마이크로 웨이브 반도체 장치 중 증가형 모드와 공핍형 모드 금속-반도체 전계효과 트랜지스터(E-MESFET 및 D-MESFET) 제조용 기판 구조 및 제조 방법에 관한 것으로서, 기판 성장시 활성층 사이에 원하는 깊이로 얇은 식각 멈춤층을 삽입하고 식각 공정에서 채널층과 식각 멈춤층을 선택적으로 식각함으로써 공정 재현성과 특성 균일도 및 생산 수율 향상 효과를 얻을 수 있으며, 이 기판을 이용하여 E-MESFET와 D-MESFET를 제작하고 T-형 게이트를 형성하여 잡음 특성 등 마이크로웨이브 특성이 우수한 E-MESFET와 D-MESFET를 동일 기판 위에 간단한 방법으로 동시에 제작할 수 있어 공정 개선 및 원가 절감에 기여할 수 있는 것이다.
-
公开(公告)号：KR1019980034996A
公开(公告)日：1998-08-05
申请号：KR1019960053212
申请日：1996-11-11
Applicant: 한국전자통신연구원
IPC: H01L21/335
Abstract: 본 발명은 GaAs HEMT 소자 제조 방법에 관한 것으로, 소자 특성의 균일도가 저하되며 수율이 떨어지는 종래의 선택적 식각 방법의 문제점을 해결하기 위하여 AlGaAs층에 도핑을 하고 두께를 증가시킨 에피구조를 사용하며, AlGaAs 및 GaAs에서 에칭속도가 비슷한 인산계 에칭용액을 사용하여 HEMT의 게이트 리세스 에칭을 실시하여 소자 특성의 균일도를 향상시키고 수율을 높일 수 있는 GaAs HEMT 소자 제조 방법이 제시된다.
-
-
-
-
-
-
-
-
-
Search Results
198
records
(took 0.024 seconds)
