위치 및 신원 관리 시스템
    61.
    发明授权

    公开(公告)号:KR102252100B1

    公开(公告)日:2021-05-18

    申请号:KR1020190070819

    申请日:2019-06-14

    Abstract: 본발명의하나의실시예에따른위치및 신원관리시스템은, 복수의타일형전극들을포함하며, 복수의타일형전극들각각은위치정보를포함하는고정형통신모듈, 제1 바디채널을통해복수의타일형전극들중 제1 타일형전극으로부터제1 타일형전극에포함된제1 위치정보를수신하고, 제1 신원정보를포함하는이동형통신모듈, 및통신망을통해이동형통신모듈로부터제1 위치정보및 제1 신원정보를수신하고, 수신된제1 위치정보및 수신된제1 신원정보를기반으로제1 사용자의제1 패턴정보를도출하는서버를포함한다.

    동영상 제공 방법 및 시스템
    65.
    发明公开
    동영상 제공 방법 및 시스템 审中-实审
    视频传送方法和系统

    公开(公告)号:KR1020170133170A

    公开(公告)日:2017-12-05

    申请号:KR1020160064307

    申请日:2016-05-25

    Abstract: 본발명의실시예에따른동영상제공시스템은, 디스플레이장치의장치정보가저장된메모리, 외부로부터원본동영상을입력받고, 원본동영상내 이미지들을분석하는분석기, 및장치정보및 분석기의분석정보를참조하여, 원본동영상으로부터스트리밍모드에따른비디오스트림들과비디오스트림들각각에대응하는디스플레이장치의제어신호들을생성하고, 비디오스트림들과제어신호들을디스플레이장치에제공하는처리기를포함할수 있다. 본발명의실시예에따른동영상제공방법및 시스템은디스플레이장치의소비전력을감소시킬수 있다.

    Abstract translation: 根据本发明的一个实施例中,参照所述存储器和存储在显示装置的设备信息的视频服务系统,并且接收来自外部的原始视频,分析仪的源图像,视频和设备信息和分析信息内,其分析所述分析仪, 产生用于对应于每个视频流和根据从原始视频流模式的视频流的显示设备的控制信号,并且可以是一个处理器,用于提供视频流和一个控制信号到显示装置。 根据本发明实施例的运动图像提供方法和系统可以降低显示设备的功耗。

    프로세서 시스템 및 그것의 고장 검출 방법
    66.
    发明公开
    프로세서 시스템 및 그것의 고장 검출 방법 审中-实审
    处理器系统和用于检测其故障的方法

    公开(公告)号:KR1020170106820A

    公开(公告)日:2017-09-22

    申请号:KR1020160030450

    申请日:2016-03-14

    CPC classification number: G06F1/12 G06F1/06 G06F11/0724

    Abstract: 본발명의실시예에따른프로세서시스템은, 제 1 구동전압및 제 1 구동클록에의해서구동되는제 1 프로세서, 제 2 구동전압및 제 2 구동클록에의해서구동되며, 상기제 1 프로세서와동일한작업을수행하는제 2 프로세서, 그리고상기제 1 프로세서로부터의제 1 출력신호와상기제 2 프로세서로부터의제 2 출력신호에대한레벨동기화또는클록도메인동기화를수행하여비교하는결함검출기를포함하되, 상기제 1 구동전압과상기제 2 구동전압각각은상호독립적인전원소스들로부터공급되고, 상기제 1 구동클록과상기제 2 구동클록각각은상호독립적인클록발생기들로부터제공된다.

    Abstract translation: 根据本发明实施例的处理器系统由第一处理器驱动,第一处理器由第一驱动电压和第一驱动时钟,第二驱动电压和第二驱动时钟驱动,并且执行与第一处理器相同的操作 执行第二处理器,与所述第一处理器robuteoui第一输出信号和所述第二处理器robuteoui第二但进行输出信号的电平同步或时钟域同步包括用于比较的探伤仪,所述第一驱动电压 每个高碱性基极2驱动电压由相互独立的电源提供,第一和第二驱动时钟由独立的时钟发生器提供。

    캐시 메모리 장치 및 그것의 동작 방법
    67.
    发明公开
    캐시 메모리 장치 및 그것의 동작 방법 审中-实审
    高速缓冲存储器装置及其操作方法

    公开(公告)号:KR1020170102723A

    公开(公告)日:2017-09-12

    申请号:KR1020160025206

    申请日:2016-03-02

    Abstract: 본발명의실시예에따른캐시메모리장치의동작방법은외부장치로부터어드레스를수신하는단계, 상기캐시메모리에포함된복수의엔트리중 상기수신된어드레스의적어도일부와대응되는엔트리를읽는단계, 상기읽은엔트리에포함된부가정보에대한에러검출동작을수행하는단계, 상기에러검출결과및 상기부가정보를기반으로상기엔트리에대한복구동작을수행하는단계를포함한다. 상기엔트리는상기부가정보및 상기부가정보에대응되는캐시라인을포함하고, 상기부가정보는상기캐시라인에대응되는태그, 유효비트, 및더티비트를포함하는것을특징으로한다.

    Abstract translation: 根据本发明实施例的操作高速缓存存储器设备的方法包括:从外部设备接收地址;读取对应于包含在高速缓存存储器中的多个条目中的至少一部分的条目; 对包含在条目中的附加信息执行错误检测操作,并且基于错误检测结果和附加信息对条目执行恢复操作。 条目包括对应于附加信息和附加信息的缓存行,并且附加信息包括对应于缓存行的标签,有效位和脏位。

    초저전압 디지털 회로 및 그것의 동작 방법
    68.
    发明公开
    초저전압 디지털 회로 및 그것의 동작 방법 审中-实审
    超低电压数字电路及其操作方法

    公开(公告)号:KR1020170092437A

    公开(公告)日:2017-08-11

    申请号:KR1020160087064

    申请日:2016-07-08

    Abstract: 본발명에따른반도체장치는복수의로직게이트들및 복수의로직게이트들사이를연결하는버퍼배선을포함하는로직회로, 로직회로의온도를검출하도록구성되는온도센서, 및로직회로의신호지연은기준신호지연이하로유지되고, 소비전력이감소되도록, 검출된온도를기반으로, 로직회로로제공되는구동전압을제어하도록구성되는전압제어기를포함하되, 복수의로직게이트들및 버퍼배선각각은온도가증가함에따라신호지연이감소한다.

    Abstract translation: 根据本发明的半导体装置是一个逻辑电路,包括用于连接所述多个逻辑门和多个逻辑门,所述温度传感器的信号延迟的缓冲线,以及逻辑电路,配置为检测所述逻辑电路的温度是基于 信号仍然是一个延迟的下方,从而使功耗降低,基于检测到的温度,包括:被配置为控制提供给逻辑电路的驱动电压的电压控制器,多个逻辑门和缓冲管线的是温度 随着信号延迟增加,信号延迟减小。

    고속 인트라 예측을 위한 영상 부호화 방법 및 장치
    69.
    发明授权
    고속 인트라 예측을 위한 영상 부호화 방법 및 장치 有权
    用于快速预测的视频编码方法及其设备

    公开(公告)号:KR101688085B1

    公开(公告)日:2016-12-20

    申请号:KR1020130141599

    申请日:2013-11-20

    Abstract: 본발명은영상부호화장치의처리속도를개선하기위한인트라예측방법에관한것이다. 본발명의일 실시예에따른영상부호화방법은현재예측유닛(CURRENT PREDICION UNIT)에대한복수의인트라예측모드들을소정의그룹들로묶는단계, 상기각각의그룹들과상기현재예측유닛사이의 SATD(Sum of Absolute Transform Difference) 기반부호화비용을계산하여, 부호화비용이최소가되는그룹을결정하는단계, 상기결정된그룹에속하는인트라예측모드중에서상기현재예측유닛에대한 SATD 기반부호화비용이최소가되는인트라예측모드를최종부호화모드로결정하는단계를포함한다.

    Abstract translation: 本发明涉及帧内预测方法,以提高图像编码装置的处理速度。 根据本发明的图像编码方法包括以下步骤:将当前预测单元的多个帧内预测模式组合成一组; 通过计算每个组与当前预测单元之间的绝对变换差分编码成本来确定将编码成本限制到最小的组的步骤; 以及确定将基于SATD的编码成本限制为最小的帧内预测模式的步骤作为最终编码模式。

    에러 시뮬레이션 장치 및 그 방법
    70.
    发明公开
    에러 시뮬레이션 장치 및 그 방법 审中-实审
    用于错误模拟的装置及其方法

    公开(公告)号:KR1020150117129A

    公开(公告)日:2015-10-19

    申请号:KR1020140042511

    申请日:2014-04-09

    CPC classification number: G06F11/2215

    Abstract: 본발명은데이터를입력받아서출력하고, 노드(Node)를포함하는제1서브회로; 동일한상기데이터를입력받아서출력하고, 상기제1서브회로와동일하게구성된제1테스트회로; 상기제1테스트회로에에러를주입하는에러주입부; 제1서브회로의출력데이터와제1테스트회로의출력데이터를비교하는에러검출부; 상기비교결과를통계처리하여제1서브회로의입력노드에러확률을산출하는에러율산출부;를포함하는것을특징으로하는에러율산출장치를제공한다. 따라서본 발명은전체회로를직접시뮬레이션하는것에비하여에러확률을신속히구하여소요시간을단축하는효과가있다.

    Abstract translation: 本发明提供了一种误差模拟装置,包括:第一子电路,输入数据并输出数据,并包括一个节点; 第一测试电路输入相同的数据并输出数据,并且被配置为与第一子电路相同; 误差注入部,其向第一测试电路注入误差; 误差检测部,其将所述第一子电路的输出数据与所述第一测试电路的输出数据进行比较; 以及错误率计算部,其通过比较结果的统计处理来计算输入节点错误率。 因此,本发明具有通过与直接模拟整个电路进行比较来快速计算误差率来缩短必要时间的效果。

Patent Agency Ranking