-
1.发明专利
公开(公告)号：KR20210027034A
公开(公告)日：2021-03-10
申请号：KR1020200032133A
申请日：2020-03-16
Applicant: 한국전자통신연구원
IPC: H04B13/00 , H04B1/3827 , H04B1/40
CPC classification number: H04B13/005 , H04B1/3827 , H04B1/40
Abstract: 본 발명의 실시 예에 따른 인체 통신을 위한 송신 신호를 송신 전극으로 출력하는 인체 통신 송신기는, 송신 데이터를 생성하는 송신단 디지털 회로부, 그리고 상기 송신 데이터를 증폭하여 상기 송신 신호로 출력하기 위한 송신단 전극 구동부를 포함하되, 상기 송신단 전극 구동부는, 상기 송신단 디지털 회로와 다른 전원 전압을 사용하여 상기 송신 데이터의 신호 레벨을 상향시켜 구동 회로 출력 신호로 출력하는 구동 회로, 그리고 공진 현상을 이용하여 상기 구동 회로 출력 신호의 스윙폭을 증가시켜 상기 송신 신호로 출력하는 공진 회로를 포함한다.
-
-
公开(公告)号：KR1020140134486A
公开(公告)日：2014-11-24
申请号：KR1020130054430
申请日：2013-05-14
Applicant: 한국전자통신연구원
IPC: H03H17/00
CPC classification number: H03H17/0657 , H03H2218/085
Abstract: 시간할당 알고리즘 기반의 인터폴레이션 필터가 개시된다. 인터폴레이션 필터는, 필터의 동작을 위한 인에이블 신호들을 생성하는 인에이블 생성부, 입력 값들을 생성하는 입력 생성부, 제1 인에이블 신호 및 제1 입력 값을 기반으로 제1 출력 값을 생성하는 제1 계산부, 제2 인에이블 신호 및 제2 입력 값을 기반으로 제2 출력 값을 생성하는 제2 계산부 및 제1 출력 값 또는 제2 출력 값을 최종 출력으로 선택하는 출력 선택부를 포함한다. 따라서, 출력 데이터에 대한 연속성을 보장할 수 있고, 필터의 시간 할당 알고리즘을 사용함으로써 하드웨어의 공유가 가능하여 필터 전체 면적을 감소시킬 수 있다.
Abstract translation: 公开了一种基于时间分配算法的内插滤波器。 内插滤波器包括：使能产生单元，用于产生使能信号以操作滤波器; 输入生成单元，生成输入值; 第一计算单元，用于基于第一使能信号和第一输入值产生第一输出值; 第二计算单元，用于基于第二使能信号和第二输入值产生第二输出值; 以及输出选择单元，用于选择第一输出值或第二输出值作为最终输出，从而通过使用时间分配算法共享硬件来确保输出数据的连续性并减少整个过滤器区域。
-
公开(公告)号：KR101292669B1
公开(公告)日：2013-08-02
申请号：KR1020090101148
申请日：2009-10-23
Applicant: 한국전자통신연구원
Abstract: 본 발명은 TDC(Time to Digital Converter)를 포함한 위상검출기로부터 지연위상( ) 과 TDC 오차가 포함된 위상오차(Phase_e0)를 입력 받아 상기 TDC의 오차를 N(N은 자연수)배 높은 시간해상도를 가지도록 보정하는 TDC 오차 보정 장치에 관한 것으로, 상기 장치는 상기 지연위상을 N(N은 자연수)배 세분화시켜 제1 내지 제(N-1) 분할지연위상을 생성하는 분할 곱셈부; 상기 위상오차에 상기 제1 내지 제(N-1) 분할지연위상을 각각 더하여, 제1 내지 제(N-1) 위상오차를 생성하는 덧셈부; 및 상기 위상오차와 제1 내지 제(N-1) 위상오차 중에서, 실제 위상오차와 가장 근접한 값을 가지는 위상오차 보정값을 획득하는 비교부를 포함할 수 있다.
TDC, ADPLL, TDC 오차, 지연위상, 위상오차-
公开(公告)号：KR1020120072219A
公开(公告)日：2012-07-03
申请号：KR1020100134054
申请日：2010-12-23
Applicant: 한국전자통신연구원
IPC: H04B1/16
CPC classification number: H04B1/30 , H03D3/008 , H04L25/063
Abstract: PURPOSE: A digital radio frequency reception apparatus is provided to reduce consumption power, area, and development costs by eliminating interference signals in a reception signal outputted from a rational decimator. CONSTITUTION: A mixer(140) eliminates IF(Intermediate Frequency) signals from output signals of a digital signal converter(130). An integer decimator(150) executes the integer decimeter of the phase-separated signal. A DC(Direct Current) offset compensator(160) eliminates DC(Direct Current) component from the processed signals. An IQ mismatch compensator(170) compensates phase errors of quadrature signal and in phase signal for the signal. A rational decimator(180) executes the rational decimation of the phase compensated signal. A channel selecting filter(190) eliminates interference signal from the signal.
Abstract translation: 目的：提供一种数字射频接收装置，通过消除从理性抽取器输出的接收信号中的干扰信号来降低功耗，面积和开发成本。 构成：混合器（140）消除来自数字信号转换器（130）的输出信号的IF（中频）信号。 整数抽取器（150）执行相分离信号的整数分米。 DC（直流）偏移补偿器（160）从处理的信号中消除DC（直流）分量。 IQ失配补偿器（170）补偿信号的正交信号和相位信号的相位误差。 理性抽取器（180）执行相位补偿信号的有理抽取。 信道选择滤波器（190）消除来自该信号的干扰信号。
-
Patent Agency Ranking
公开(公告)号：KR102252100B1
公开(公告)日：2021-05-18
申请号：KR1020190070819
申请日：2019-06-14
Applicant: 한국전자통신연구원
Abstract: 본발명의하나의실시예에따른위치및 신원관리시스템은, 복수의타일형전극들을포함하며, 복수의타일형전극들각각은위치정보를포함하는고정형통신모듈, 제1 바디채널을통해복수의타일형전극들중 제1 타일형전극으로부터제1 타일형전극에포함된제1 위치정보를수신하고, 제1 신원정보를포함하는이동형통신모듈, 및통신망을통해이동형통신모듈로부터제1 위치정보및 제1 신원정보를수신하고, 수신된제1 위치정보및 수신된제1 신원정보를기반으로제1 사용자의제1 패턴정보를도출하는서버를포함한다.
-
公开(公告)号：KR1020160033916A
公开(公告)日：2016-03-29
申请号：KR1020140124737
申请日：2014-09-19
Applicant: 한국전자통신연구원
IPC: H03H17/02
CPC classification number: H04L7/048 , H03H17/028 , H03H17/0628 , H04L25/05
Abstract: 본발명은 fractional 리샘플 ratio를지원하는비동기클럭을사용하는샘플링레이트컨버전알고리즘에서 Fractional Delay 필터에입력되는리샘플 ratio의오차를보상하여정확한리샘플링위치를찾기위한알고리즘을구현하는장치및 방법을제공하는것이목적이다. 이를위해서, 입력클럭에따라신호를지연시켜주는데이터지연부;와상기신호의샘플링레이트(sampling rate)를변환시키는클럭레이트변환부;와레이트(rate)가변환된신호의필터링기능을수행하는 Lagrange 방정식필터부;와설정된리샘플(resample) ratio 값에의해상기신호의리샘플포지션값(Dint, dfrac)을출력하는리샘플포지션연산부; 및상기리샘플포지션값(Dint, dfrac)을상기신호에적응하여비정수배샘플링레이트컨버전에의해발생하는신호의오차값을보정해주고최종신호를출력하는리샘플포지션보상부;를포함하되, 상기리샘플포지션값은정수값(Dint)과소수값(dfrac)을포함하는샘플링레이트컨버터가제공된다.
Abstract translation: 本发明涉及一种用于执行算法的装置及其方法，其能够通过使用支持分数重采样的异步时钟在采样率转换算法中补偿输入到分数延迟滤波器的重采样比的误差来搜索精确的重采样位置 比。 用于执行算法的装置包括：数据延迟单元，其根据输入时钟延迟信号; 时钟速率转换单元，其转换所述信号的采样率; 拉格朗日方程滤波器单元，其执行包括转换速率的信号的滤波函数; 重采样位置计算单元，其通过使用设定的采样率来输出信号的重采样位置值（Dint，dfrac）; 以及重采样位置补偿单元，其通过将重采样位置值（Dint，dfrac）应用于信号来补偿由非整数倍采样率转换产生的信号的误差值，并输出最终信号。 重采样位置值由包括整数值（Dint）和十进制值（dfrac）的采样率转换器提供。
-
公开(公告)号：KR101523738B1
公开(公告)日：2015-06-04
申请号：KR1020100134104
申请日：2010-12-23
Applicant: 한국전자통신연구원
IPC: H04B1/50
CPC classification number: H04B1/001 , H04B1/0021
Abstract: 적어도제1 채널대역및 제2 채널대역을지원하는수신장치에서아날로그신호를수신하는방법으로서, 안테나를통해수신된상기아날로그신호를표본화하는단계, 표본화된신호를 CIC 데시메이션필터에통과시켜데시메이션된신호를생성하는단계, 및데시메이션된신호를채널선택필터에입력하는단계를포함하는, 아날로그신호수신방법이공개된다.
-
-
公开(公告)号：KR1020100066320A
公开(公告)日：2010-06-17
申请号：KR1020090060619
申请日：2009-07-03
Applicant: 한국전자통신연구원
CPC classification number: H03H17/08 , H03H21/00 , H03H21/0012 , H03L7/093 , H03L7/0992
Abstract: PURPOSE: A digital proportional integral loop filter is provided to improve the stability of all digital phase locked loop using a proportional integral loop filter. CONSTITUTION: A first proportion amplifier(210) multiplies a first proportion loop gain and a phase-error value. A first integral amplifier(220) multiplies a phase error accumulated value and a first integral loop gain. A second proportion amplifier(240) multiplies the phase-error value and a second proportion loop. A second integral amplifier(250) multiplies the phase-error accumulated value and a second integral loop gain. The first offset generating unit(260) generates a first offset. A second offset generating unit(270) generates a second offset. A first adder(230) adds the outputs of the first proportion amplifier and the first integral amplifier. A second adder(280) adds the outputs of the second proportion amplifier, the second integral amplifier, the first offset generating unit, and the second offset generating unit.
Abstract translation: 目的：提供数字比例积分环路滤波器，以使用比例积分环路滤波器来提高所有数字锁相环的稳定性。 构成：第一比例放大器（210）将第一比例环增益和相位误差值相乘。 第一积分放大器（220）将相位误差累加值和第一积分环路增益相乘。 第二比例放大器（240）将相位误差值和第二比例循环相乘。 第二积分放大器（250）将相位误差累积值和第二积分环路增益相乘。 第一偏移生成单元（260）生成第一偏移。 第二偏移生成单元（270）产生第二偏移。 第一加法器（230）将第一比例放大器和第一积分放大器的输出相加。 第二加法器（280）将第二比例放大器，第二积分放大器，第一偏移生成单元和第二偏移生成单元的输出相加。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.02 seconds)
