-
61.
公开(公告)号:AU2019274735A1
公开(公告)日:2020-12-10
申请号:AU2019274735
申请日:2019-05-09
Applicant: PANASONIC IP CORP AMERICA
Inventor: TOMA TADAMASA , NISHI TAKAHIRO , ABE KIYOFUMI , KANOH RYUICHI , LIM CHONG SOON , SHASHIDHAR SUGHOSH PAVAN , LIAO RU LING , SUN HAI WEI , TEO HAN BOON , LI JING YA
IPC: H04N19/119 , H04N19/176 , H04N19/70
Abstract: A coding device (100) performs division into a plurality of blocks by using a block division mode set obtained by combining one or more block division modes which define division types. The block division mode set comprises: a first block division mode in which the number of divisions and the dividing direction for dividing a first block are defined; and a second block division mode in which the number of divisions and the dividing direction for dividing a second block, which is one of blocks acquired by dividing the first block are defined. When a division in the first block mode results in three blocks, the second block is the center block among the blocks acquired by dividing the first block, and the dividing direction of the second block division mode is the same as the dividing direction of the first block division mode, then the second block division mode includes only a block division mode in which a division results in three blocks.
-
公开(公告)号:CA3238600A1
公开(公告)日:2019-11-28
申请号:CA3238600
申请日:2019-05-09
Applicant: PANASONIC IP CORP AMERICA
Inventor: TOMA TADAMASA , NISHI TAKAHIRO , ABE KIYOFUMI , KANOH RYUICHI , LIM CHONG SOON , SHASHIDHAR SUGHOSH PAVAN , LIAO RU LING , SUN HAI WEI , TEO HAN BOON , LI JING YA
Abstract: An encoder partitions into blocks using a set of block partition modes obtained by combining one or more block partition modes defining a partition type. The set of block partition modes includes a first partition mode defining the partition direction and number of partitions for partitioning a first block, and a second block partition mode defining the partition direction and number of partitions for partitioning a second block which is one of blocks obtained after the first block is partitioned. When the number of partitions of the first block partition mode is three, the second block is a center block among the blocks obtained after partitioning the first block, and the partition direction of the second block partition mode is same as the partition direction of the first block partition mode, the second block partition mode includes only a block partition mode indicating that the number of partitions is three.
-
公开(公告)号:CA3072997A1
公开(公告)日:2019-02-28
申请号:CA3072997
申请日:2018-08-10
Applicant: PANASONIC IP CORP AMERICA
Inventor: ABE KIYOFUMI , NISHI TAKAHIRO , TOMA TADAMASA , KANOH RYUICHI , LIM CHONG SOON , LIAO RU LING , SUN HAI WEI , SHASHIDHAR SUGHOSH PAVAN , TEO HAN BOON , LI JING YA
IPC: H04N19/117 , H04N19/157 , H04N19/80
Abstract: An image encoder is provided, which includes circuitry and a memory coupled to the circuitry. The circuitry, in operation, performs a boundary smoothing operation along a boundary between a first partition having a non-rectangular shape (e.g., a triangular shape) and a second partition that are split from an image block. The boundary smoothing operation includes: first-predicting first values of a set of pixels of the first partition along the boundary, using information of the first partition; second-predicting second values of the set of pixels of the first partition along the boundary, using information of the second partition; weighting the first values and the second values; and encoding the first partition using the weighted first values and the weighted second values.
-
公开(公告)号:SG10201801711YA
公开(公告)日:2018-04-27
申请号:SG10201801711Y
申请日:2015-10-01
Applicant: PANASONIC IP CORP AMERICA
Inventor: YAHATA HIROSHI , TOMA TADAMASA
Abstract: Recorded in a recording medium is a video stream, map information, and bitrate information of the video stream. The map information includes size information indicating data size of a section where a picture is recorded in the video stream, based on a predetermined stipulated data size. The stipulated data size differs in accordance with the bitrate information.
-
公开(公告)号:MX392880B
公开(公告)日:2025-03-24
申请号:MX2020009109
申请日:2020-09-02
Applicant: PANASONIC IP CORP AMERICA
Inventor: LIM CHONG SOON , SUN HAI WEI , TEO HAN BOON , LI JING YA , ABE KIYOFUMI , LIAO RU LING , KANOH RYUICHI , SHASHIDHAR SUGHOSH PAVAN , TOMA TADAMASA , NISHI TAKAHIRO
IPC: H04N19/119 , H04N19/157 , H04N19/176 , H04N19/423 , H04N19/63
Abstract: Un codificador (100) que codifica un bloque actual en una imagen incluye circuitería y memoria. Usando la memoria, la circuitería: divide el bloque actual en un primer sub-bloque, un segundo sub-bloque y un tercer sub-bloque en una primera dirección, el segundo sub-bloque se ubica entre el primer sub-bloque y el tercer sub-bloque; impide dividir el segundo sub-bloque en dos particiones en la primera dirección; y codifica el primer sub-bloque, el segundo sub-bloque y el tercer sub-bloque.
-
公开(公告)号:ES3003036T3
公开(公告)日:2025-03-10
申请号:ES18862113
申请日:2018-09-20
Applicant: PANASONIC IP CORP AMERICA
Inventor: ABE KIYOFUMI , NISHI TAKAHIRO , TOMA TADAMASA , KANOH RYUICHI , HASHIMOTO TAKASHI
IPC: H04N19/52 , H04N19/105 , H04N19/146 , H04N19/156 , H04N19/167 , H04N19/436 , H04N19/53 , H04N19/533
Abstract: Este dispositivo de codificación (100) comprende un circuito (160) y una memoria (162). En un caso en el que el circuito (160), utilizando la memoria (162), codifica un bloque de objeto en un modo de interpredicción para realizar una búsqueda de movimiento en un dispositivo de decodificación (modo de fusión en S201), el circuito: deriva un primer vector de movimiento del bloque de objeto (S203); almacena el primer vector de movimiento derivado en la memoria (162); deriva un segundo vector de movimiento del bloque de objeto (S204); genera una imagen predicha del bloque de objeto mediante compensación de movimiento utilizando el segundo vector de movimiento (S208); y en la primera derivación del vector de movimiento, utiliza el primer vector de movimiento de un bloque procesado para derivar el primer vector de movimiento del bloque de objeto. (Traducción automática con Google Translate, sin valor legal)
-
67.
公开(公告)号:MX376811B
公开(公告)日:2025-03-07
申请号:MX2017009553
申请日:2017-07-21
Applicant: PANASONIC IP CORP AMERICA
Inventor: YAMAMOTO MASAYA , KOZUKA MASAYUKI , TOMA TADAMASA , NISHIO TOSHIROH , MORI YOSHIHIRO
Abstract: Se proporciona un método de autenticación en un dispositivo de origen 100 que está conectado por comunicación a un dispositivo de recepción 200 en una forma de Interfaz Multimedia de Alta Definición (HDMI) (marca registrada), el método de autenticación incluyendo: adquirir un número aleatorio (s131); transmitir el número aleatorio al dispositivo de recepción 200 por comunicación a través de un bus de control de electrónica de consumo (CEC) 310 (s132) de la HDMI; recibir primera información de firma e información de capacidad 22 del dispositivo de recepción 200 por la comunicación, la primera información de firma siendo información en la que el número aleatorio es cifrado usando la primera clave secreta 10 del dispositivo de recepción 200, la información de capacidad 22 siendo información acerca de la capacidad de presentación visual del dispositivo de recepción 200 (s133); adquirir un resultado de una primera determinación de si la primera información descifrada es compatible con el número aleatorio transmitido, la primera información descifrada siendo obtenida descifrando la primera información de firma recibida usando la primera clave pública 21 emparejada con la primera clave secreta 10 (s134); y cuando la primera información descifrada es compatible con el número aleatorio transmitido como el resultado de la primera determinación, determinar que la información de capacidad recibida es información correcta para dar salida a video correspondiente a la información de capacidad al dispositivo de recepción 200 (s136).
-
公开(公告)号:MX2025000829A
公开(公告)日:2025-03-07
申请号:MX2025000829
申请日:2022-02-23
Applicant: PANASONIC IP CORP AMERICA
Inventor: LI JING YA , LIM CHONG SOON , TEO HAN BOON , KUO CHE-WEI , SUN HAI WEI , WANG CHU TONG , ABE KIYOFUMI , NISHI TAKAHIRO , TOMA TADAMASA , KATO YUSUKE
IPC: H04N19/52 , H04N19/593
Abstract: Un codificador (100) incluye circuitos y una memoria acoplada a los circuitos. Los circuitos, en funcionamiento: determinan si un tamaño de un bloque actual, que es una unidad para la que se genera una lista de candidatos a vector que incluye candidatos a vector, es menor o igual que un umbral (S3001); cuando el tamaño del bloque actual es menor o igual que el umbral (SÍ en S3001), generan la lista de candidatos a vector registrando un candidato a vector de movimiento basado en la historia (HMVP) en la lista de candidatos a vector desde una tabla HMVP sin realizar un primer proceso de poda (S3002); cuando el tamaño del bloque actual es mayor que el umbral (NO en S3001), generan la lista de candidatos a vectores realizando el primer proceso de poda y registrando el candidato a vector HMVP en la lista de candidatos a vector desde la tabla HMVP (S3003); y codifican el bloque actual usando la lista de candidatos a vector (S3004).
-
公开(公告)号:MX2025000649A
公开(公告)日:2025-03-07
申请号:MX2025000649
申请日:2021-10-01
Applicant: PANASONIC IP CORP AMERICA
Inventor: ABE KIYOFUMI , TOMA TADAMASA , NISHI TAKAHIRO , KATO YUSUKE
IPC: H04N19/12 , H04N19/159 , H04N19/176
Abstract: El codificador deriva un error de predicción de la imagen restando, de la imagen, una imagen de predicción generada usando intra predicción o inter predicción (S311); lleva a cabo una transformada primaria sobre el error de predicción (S312) y lleva a cabo una transformada secundaria sobre un resultado de la transformada primaria (S312); lleva a cabo la cuantificación de un resultado de la transformada secundaria (S313); y codifica un resultado de la cuantificación como datos de la imagen (S314). En la realización de la transformada secundaria, cuando se usa una intra predicción ponderada matricial (MIP), esta genera la imagen de predicción al llevar a cabo un cálculo matricial en un flujo de pixeles obtenida a partir de los valores de pixeles de los pixeles circundantes de un bloque actual, y el conjunto de transformadas para la transformada secundaria se aplica a los coeficientes de transformada primaria obtenidos del resultado de la transformada primaria (S312).
-
公开(公告)号:MX2025000648A
公开(公告)日:2025-03-07
申请号:MX2025000648
申请日:2021-10-01
Applicant: PANASONIC IP CORP AMERICA
Inventor: ABE KIYOFUMI , TOMA TADAMASA , NISHI TAKAHIRO , KATO YUSUKE
IPC: H04N19/12 , H04N19/159 , H04N19/176
Abstract: El codificador deriva un error de predicción de la imagen restando, de la imagen, una imagen de predicción generada usando intra predicción o inter predicción (S311); lleva a cabo una transformada primaria sobre el error de predicción (S312) y lleva a cabo una transformada secundaria sobre un resultado de la transformada primaria (S312); lleva a cabo la cuantificación de un resultado de la transformada secundaria (S313); y codifica un resultado de la cuantificación como datos de la imagen (S314). En la realización de la transformada secundaria, cuando se usa una intra predicción ponderada matricial (MIP), esta genera la imagen de predicción al llevar a cabo un cálculo matricial en un flujo de pixeles obtenida a partir de los valores de pixeles de los pixeles circundantes de un bloque actual, y el conjunto de transformadas para la transformada secundaria se aplica a los coeficientes de transformada primaria obtenidos del resultado de la transformada primaria (S312).
-
-
-
-
-
-
-
-
-