公开(公告)号：FR2982720A1

公开(公告)日：2013-05-17

申请号：FR1160349

申请日：2011-11-15

Applicant: ST MICROELECTRONICS SA

Inventor： GALY PHILIPPE ,  BOURGEAT JOHAN

IPC: H03K17/56 ,  H03K17/08

Abstract: L'invention concerne un interrupteur de puissance (K) comprenant : des premier (TR1) et deuxième (TR2) transistors MOS en série entre des premier (N1) et deuxième (N2) noeuds, chacun des premier et deuxième transistors ayant sa grille (G1 ; G2) couplée à son substrat (B1 ; B2) ; des premiers (R1) et second (R2) éléments résistifs couplés respectivement entre la grille (G1) du premier transistor (TR1) et le premier noeud (N1), et entre la grille (G2) du deuxième transistor (TR2) et le deuxième noeud (N2) ; un triac (TC) couplé entre les premier (N1) et deuxième (N2) noeuds, la gâchette (GT) du triac étant couplée à un troisième noeud (NC) commun aux premier (TR1) et deuxième (TR2) transistors ; et un troisième transistor (TR3) MOS ayant une première électrode de conduction (D3) couplée à la grille (G1) du premier transistor (TR1) et une deuxième électrode de conduction (S3) couplée à la grille (G2) du deuxième transistor (TR2).

公开(公告)号：FR2976725A1

公开(公告)日：2012-12-21

申请号：FR1155194

申请日：2011-06-15

Applicant: ST MICROELECTRONICS SA

Inventor： BENOIST THOMAS ,  GALY PHILIPPE ,  BOURGEAT JOHAN ,  JEZEQUEL FRANK ,  GUITARD NICOLAS

IPC: H01L29/747 ,  H01L23/60

Abstract: Le dispositif semiconducteur bidirectionnel déclenchable, possède deux bornes et au moins une gâchette ; il comprend au sein d'une couche de silicium sur isolant (CHS), une zone centrale semiconductrice (ZC) incorporant ladite au moins une gâchette et comportant une région centrale (RC) ayant un premier type de conductivité, deux régions intermédiaires (RIT1, RIT2) ayant un deuxième type de conductivité opposé au premier respectivement disposées de part et d'autre de et en contact avec la région centrale, deux zones d'extrémités semiconductrices (ZX1, ZX2) respectivement disposées de part et d'autre de la zone centrale (ZC), chaque zone d'extrémité comportant deux régions d'extrémité (RX21, RX22 ; RX11, RX12) de types de conductivité opposés, en contact avec la région intermédiaire voisine, les deux régions d'extrémité de chaque zone d'extrémité étant mutuellement électriquement

公开(公告)号：FR2975224A1

公开(公告)日：2012-11-16

申请号：FR1154120

申请日：2011-05-12

Applicant: ST MICROELECTRONICS SA

Inventor： GALY PHILIPPE ,  JIMENEZ JEAN

IPC: H01L27/02

Abstract: Le dispositif semi conducteur de protection contre des décharges électrostatiques, comprend plusieurs modules (MDi) de protection contre des décharges électrostatiques comportant des éléments déclenchables (TRi) couplés à des moyens de déclenchement, lesdits modules étant connectés entre deux bornes par l'intermédiaire d'un réseau résistif (R). Une couche semi conductrice commune contacte tous les modules, chaque élément déclenchable (TRi) ayant chacun au moins une gâchette (GHi), et les moyens de déclenchement comportent un unique circuit de déclenchement (TC) commun à tous les éléments déclenchables et dont la sortie est connectée aux gâchettes de tous les éléments déclenchables.

公开(公告)号：FR2970106A1

公开(公告)日：2012-07-06

申请号：FR1005155

申请日：2010-12-29

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： GALY PHILIPPE ,  GAMET STEPHANE ,  JIMENEZ JEAN ,  HUARD VINCENT ,  DAMIENS JOEL

IPC: G11C17/14 ,  H01L29/772

Abstract: L'invention concerne une cellule mémoire OTP (30) comportant un point mémoire (T ) comprenant un transistor à effet de champ (1). Le dispositif (1) comporte une électrode de source (2) et une électrode de drain (3) dopées par une première impureté dopante et séparées par un canal (4). L'électrode de source (2) est réalisée de manière à ce qu'elle soit plus dopée que l'électrode de drain (3) et que le gradient de concentration en première impureté dopante depuis le canal (4) vers l'électrode de drain (3) est supérieur au gradient de concentration en première impureté dopante depuis le canal (4) vers l'électrode de source (2).

公开(公告)号：FR2964247A1

公开(公告)日：2012-03-02

申请号：FR1056789

申请日：2010-08-26

Applicant: ST MICROELECTRONICS SA

Inventor： GALY PHILIPPE ,  JIMENEZ JEAN

IPC: H01L27/085 ,  H01L27/118

Abstract: Le dispositif électronique comprend une première borne (BP) et une deuxième borne (BN), un étage tampon connecté entre la première borne et la deuxième borne et comportant une entrée de signal, et des moyens de protection contre des décharges électrostatiques susceptibles de se produire entre au moins une paire de noeuds (BP, BN) de l'étage tampon. Le dispositif comprend au moins une structure intégrée (STR) connectée entre les deux noeuds (BP, BN) ainsi qu'à ladite entrée de signal (ES), contenant au moins un transistor MOS (TR) et formant à la fois lesdits moyens de protection et au moins une partie dudit étage tampon.