公开(公告)号：FR2985372A1

公开(公告)日：2013-07-05

申请号：FR1250062

申请日：2012-01-04

Applicant: ST MICROELECTRONICS SA

Inventor： TROUSSIER GHISLAIN ,  GUITARD NICOLAS ,  DRAY ALEXANDRE ,  GALY PHILIPPE

IPC: H01L27/04 ,  H01L23/60

Abstract: Circuit électronique comportant un transistor MOS (100, 300), formé à partir d'une fraction (111, 311) de la couche mince (103) située sur la couche d'oxyde enfouie (102) d'un substrat de type FDSOI, ledit transistor (100, 300) comprenant une structure de grille (115, 116) reposant sur ladite couche mince (111, 311), et deux zone source (113, 313) et drain (112, 312) disposés de part et d'autre de ladite fraction (111, 311), comprenant également un dispositif complémentaire (150, 250, 350) connecté d'une part à ladite grille (116, 316) et d'autre part à la source (113, 313), ledit dispositif étant adapté pour être conducteur lorsque le potentiel de la source (113, 313) est supérieur au potentiel du drain (112, 312), et être non-conducteur lorsque le potentiel de la source (113, 313) est inférieur au potentiel du drain.

公开(公告)号：FR2987699A1

公开(公告)日：2013-09-06

申请号：FR1251884

申请日：2012-03-01

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： TROUSSIER GHISLAIN ,  GUITARD NICOLAS ,  GOLANSKI DOMINIQUE

IPC: H01L27/06 ,  H01L23/60

Abstract: Composant microélectronique, réalisé à partir d'un substrat de type silicium sur isolant totalement appauvri (FDSOI), comportant une couche d'oxyde (102) séparant deux couches de silicium, à savoir une couche mince (103) et une couche épaisse (101), comportant une première zone active (110), formée par une fraction (104) de la couche mince reliée à au moins deux zones de connexion distinctes (115, 116), et comportant une seconde zone active (150), formée par une fraction (120) de la couche épaisse (101), reliée à au moins deux zones de connexion distinctes (126, 124), ladite fraction (120) de la couche épaisse étant située à l'aplomb de ladite fraction (104) de la couche mince.

公开(公告)号：FR2987172A1

公开(公告)日：2013-08-23

申请号：FR1251473

申请日：2012-02-17

Applicant: ST MICROELECTRONICS SA

Inventor： GALY PHILIPPE ,  GUITARD NICOLAS ,  BENOIST THOMAS

IPC: H01L23/60

Abstract: Le dispositif comprend au sein d'une couche de silicium sur isolant (CHS), une zone centrale semiconductrice (ZC) comportant une région centrale (RC) ayant un premier type de conductivité, deux régions intermédiaires (RIT1, RIT2) ayant un deuxième type de conductivité opposé au premier respectivement disposées de part et d'autre de et en contact avec la région centrale de façon à former deux jonctions PN, deux zones d'extrémités semiconductrices (ZX1, ZX2) respectivement disposées de part et d'autre de la zone centrale (ZC), chaque zone d'extrémité comportant deux régions d'extrémité (RX21, RX22 ; RX11, RX12) de types de conductivité opposés, en contact avec la région intermédiaire voisine, les deux régions d'extrémité de chaque zone d'extrémité étant mutuellement électriquement connectées pour former les deux bornes (A1, A2) du dispositif, au moins une première (RIT1) des deux régions intermédiaires est configurée pour limiter le volume de la zone désertée d'au moins une jonction PN correspondante (J3, J4) au sein de la première région intermédiaire.

公开(公告)号：FR2976725B1

公开(公告)日：2013-06-28

申请号：FR1155194

申请日：2011-06-15

Applicant: ST MICROELECTRONICS SA

Inventor： BENOIST THOMAS ,  GALY PHILIPPE ,  BOURGEAT JOHAN ,  JEZEQUEL FRANK ,  GUITARD NICOLAS

IPC: H01L29/747 ,  H01L23/60

公开(公告)号：FR2976725A1

公开(公告)日：2012-12-21

申请号：FR1155194

申请日：2011-06-15

Applicant: ST MICROELECTRONICS SA

Inventor： BENOIST THOMAS ,  GALY PHILIPPE ,  BOURGEAT JOHAN ,  JEZEQUEL FRANK ,  GUITARD NICOLAS

IPC: H01L29/747 ,  H01L23/60

Abstract: Le dispositif semiconducteur bidirectionnel déclenchable, possède deux bornes et au moins une gâchette ; il comprend au sein d'une couche de silicium sur isolant (CHS), une zone centrale semiconductrice (ZC) incorporant ladite au moins une gâchette et comportant une région centrale (RC) ayant un premier type de conductivité, deux régions intermédiaires (RIT1, RIT2) ayant un deuxième type de conductivité opposé au premier respectivement disposées de part et d'autre de et en contact avec la région centrale, deux zones d'extrémités semiconductrices (ZX1, ZX2) respectivement disposées de part et d'autre de la zone centrale (ZC), chaque zone d'extrémité comportant deux régions d'extrémité (RX21, RX22 ; RX11, RX12) de types de conductivité opposés, en contact avec la région intermédiaire voisine, les deux régions d'extrémité de chaque zone d'extrémité étant mutuellement électriquement