Abstract:
헤더가 압축된 패킷을 전송하는 네트워크 시스템 및 그의 제어방법이 개시된다. 본 발명에 따른 네트워크는, 기설정된 압축적용 콘택스트에 기초하여 전송대상 패킷의 헤더를 압축하는 송신노드 및 헤더압축된 전송대상 패킷의 헤더를 압축해제할 때 압축적용 콘택스트 및 기설정된 압축해제적용 콘택스트가 상호 불일치인 경우, 전송대상 패킷의 이후에 전송되는 패킷의 수신에 대응하는 MAC계층 ACK신호에 콘택스트불일치 관련정보인 피드백 메시지를 부가(piggyback)하여 이를 송신노드로 전송하는 수신노드를 포함한다. 본 발명에 의하면, 단방향 서비스에서 콘택스트 불일치로 인해 발생되는 문제점을 조속히 해결할 수 있다.
Abstract:
검사시간을 단축하는 플래시 메모리 테스터 및 이를 이용한 전기적 검사방법에 관해 개시한다. 이를 위해 본 발명은, 병렬 검사가 가능한 반도체 메모리 테스터에 존재하는 제1 메모리에 추가로 제2 메모리를 설치하고, 제1 메모리 및 제2 메모리를 이용하여 여러 개의 피검사소자내의 동일 주소에 각각 다른 데이터를 전송시켜 직렬검사 항목인 트림 검사(Trim test), 리페어 검사(Repair test) 및 인밸리드 블록 마스킹 검사(Invalid block masking test)를 병렬로 검사한다.
Abstract:
하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트 장비 및 그 테스트 방법이 개시된다. 본 발명은 테스터와 연결된 하나의 핸들러로 로딩되는 다수개의 반도체 소자들을 테스트하는 것으로, 핸들러는 테스터에서 제공되는 테스트 사이클을 카운트하여 홀수번 신호와 짝수번 신호로 구분하여 발생하는 테스트 해드와, 다수개의 반도체 소자들이 제1 사이트와 제2 사이트에 나뉘어져 로딩되고 홀수번 신호 및 짝수번 신호에 응답하여 선택적으로 테스트되는 해드 보드를 포함한다. 따라서, 본 발명은 테스터에 하나의 핸들러를 연결하고 핸들러의 테스트 보드를 2개 이상의 사이트로 나누거나 테스트 보드를 2개 이상 구비하여 테스트 보드로 로딩된 반도체 소자들을 테스트하기 때문에 테스트 장비는 큰 용적을 차지하지 않는다. 그리고, 하나의 사이트 또는 하나의 테스트 보드의 반도체 소자들을 테스트하는 동안 다른 사이트 또는 다른 테스트 보드의 반도체 소자들을 테스트 결과에 따라 소팅할 수 있기 때문에 테스트 아이들 시간 없이 테스트 가능하다.
Abstract:
본 발명은 반도체 장치 및 그것을 테스트하기 위한 방법에 관한 것으로서, 본 발명에 따른 반도체 장치는 내장회로부와 전기적으로 연결되는 복수의 비교기, 그 비교기와 전기적으로 연결되는 AND 또는 OR 논리게이트, 그리고 그 AND 또는 OR 논리게이트와 전기적으로 연결되면서 MBT(Monitoring Burn-in Tester)와도 전기적으로 연결되는 입출력단자를 포함하는 구성을 가지며, 본 발명에 따른 반도체 장치의 테스트 방법은 MBT를 사용하여 이와 같은 반도체 장치를 하나의 DQ(data queue)로서 테스트 함을 특징으로 한다. 이에 따라, 반도체 장치의 테스트 스캔 횟수가 감소되므로, 반도체 장치의 테스트 시간이 단축되어 반도체 제조공정의 생산 효율이 향상되는 이점이 있다.
Abstract:
PURPOSE: A parallel test device of an integrated circuit is provided, which enable a user to supply the maximum current selectively generated from the power source to the DUT(Device Under Test) to improve the test efficiency. CONSTITUTION: A parallel test device of an integrated circuit includes a plurality of power sources(VS1,VS2,VS3), a plurality of switching devices(210,220,230,240) and a controller(180). The plurality of power sources supplies the test current to the plurality of DUTs. The plurality of switching devices is connected between each of the DUTs and the power source to selectively supply the test current. The controller controls the operation of the switching devices. The plurality of the DUTs is connected to one power source in parallel. And, the test current is applied to only one of the DUTs connected in parallel in response to the operation of the switching device.
Abstract:
PURPOSE: A resource reservation system and a resource reservation method under mobile network environment are provided to establish a new RSVP(Resource Reservation Protocol) in an access network only, through an FREE(Fast resource Reservation and Release) manager, thereby reducing a burden caused when intermediate routers of a core network manage an RSVP session. CONSTITUTION: When an MN(Mobile Node) is handed off as a receiver, a FREE manager(FM) transmits a path request message for opening a new path to plural adjacent ARs(Access Routers) if a FREE initialization message is received from the MN. If the MN reaches one of communication areas among the adjacent ARs, the FREE manager(FM) establishes the new path between the MN and the FREE manager through the adjacent ARs of the reached communication area according to the path request message.
Abstract:
A plasma display panel apparatus includes a pair of discharge sustaining electrodes, a panel capacitor to supply charged voltage alternately to each electrode of the pair of discharge sustaining electrodes, a switching device for discharge that is turned on when the panel capacitor is discharged, to thereby pass through discharged current of the panel capacitor, a current sensing part to sense the current passed through by the switching device for discharge, and an over-current controlling part that turns off the switching device for discharge when the current sensed in the current sensing part is at or above a predetermined reference value. With this configuration, the plasma display panel apparatus protects the switching device from over-current generated during an abnormal driving of the discharge sustaining electrode driving circuit.
Abstract:
PURPOSE: A method for inspecting a semiconductor IC is provided to detect and remove an operational error of a test program by using an operating system to inspect a test device. CONSTITUTION: A method for inspecting a semiconductor IC includes a connection process, a compiling process, and an execution process. The connection process is to connect a test device to a host(S10). The compiling process is to compile a test program of the test device by using a complier of the host(S20). The complied test program of the test device is executed within the host(S30). The host includes an operating system. In addition, the host performs the compiling process and the execution process for the test program.
Abstract:
PURPOSE: A data processing method is provided to process data, messages and events generated in a test step which is one among IC(Integrated Circuit) production steps. CONSTITUTION: The method comprises several steps. It is checked whether data, messages or events are stored at a common directory(S100). A type of the data stored at the common directory is detected(S110). The data type can be an alarm message, a tracking message, engineering data or production data. The data is stored at a directory corresponding to the detected type(S120). For example, if the data stored at the common directory is the alarm message, the data gets copied to an alarm directory.
Abstract:
A laser link structure used in semiconductor devices and a fuse box using the laser link structure preferably include a plurality of first conductive line patterns positioned in parallel at predetermined intervals, and a second conductive line pattern broadly formed on the plurality of first conductive line patterns for forming hole regions which link the second conductive line pattern to the plurality of first conductive line patterns. Preferably, at least one hole region is formed on each of the plurality of first conductive line patterns, and via holes are formed in the hole regions.