-
公开(公告)号：KR100899142B1
公开(公告)日：2009-05-27
申请号：KR1020070067341
申请日：2007-07-05
Applicant: 삼성전자주식회사
CPC classification number: G01R1/0458 , G01R31/2875
Abstract: 테스트 소켓은 소켓 몸체, 열전 소자 및 열전달부재를 포함한다. 소켓 몸체는 피검체를 수용한다. 열전소자는 상기 소켓 몸체 내에 배치되어, 전류 흐름 방향에 따라 발열 작용과 흡열 작용을 동시에 수행한다. 열전달부재는 상기 피검체와 상기 열전소자 사이에 배치되어, 상기 피검체로부터 발생된 열을 상기 열전소자로 전달한다. 따라서, 열전소자를 이용해서 피검체의 온도를 직접적으로 부여하게 되므로, 원하는 온도 조건을 신속하면서 정확하게 설정할 수가 있게 된다. 또한, 피검체와 열전소자 사이에 개재된 열전달부재를 통해서 피검체의 열을 신속하게 방출시킬 수가 있다.
테스트, 소켓, 반도체 패키지Abstract translation: 测试插座包括插座主体，热电元件和传热构件。 插座主体容纳待检查的物体。 热电元件设置在插座本体中，并且根据电流方向同时执行发热功能和吸热功能。 传热构件设置在主体和热电元件之间以将从主体产生的热量传递到热电元件。 因此，由于使用热电元件直接给出检查对象的温度，所以可以快速且准确地设定期望的温度条件。 另外，通过置于本体和热电元件之间的传热构件，可以快速释放对象的热量。
-
公开(公告)号：KR100850280B1
公开(公告)日：2008-08-04
申请号：KR1020070000933
申请日：2007-01-04
Applicant: 삼성전자주식회사
IPC: H01L21/66
CPC classification number: G01R31/2851 , G01R1/04 , H05K1/144 , H05K1/148 , H05K2201/042 , H05K2201/09972 , H05K2201/10371
Abstract: 본 발명은 초정밀 검사가 가능한 적층형 테스트 보드에 관한 것으로서, 본 발명은 기능별로 분리되고, 일측면에는 다수의 실장 부품(P)들이 실장되며, 단부에는 입출력 시그널 단자를 형성하는 복수의 테스트 보드(10)와; 상기 테스트 보드(10)들을 일정 간격으로 이격시켜 병렬로 배열되도록 하는 스페이서(20)와; 상기 테스트 보드(10)들의 입출력 시그널 단자간을 연결하는 접속 케이블(30); 및 상기 테스트 보드(10)들 중 외부의 전기적 시그널의 영향에 민감한 실장 부품(P)을 실장한 테스트 보드A(10a)에는 상대적으로 실장 부품(P)들간 시그널의 영향에 민감한 부분(11)이 그렇치 않은 부분(12)으로부터 보호되도록 일정한 높이로서 시그널 차폐용 팬스(40)가 형성되도록 하여 시그널 차폐용 팬스(40)를 통해 유도되는 각 전기적 시그널들을 그라운드 라인(13)(14)을 통해서 흘려보내 외부의 전기적 시그널 영향에 민감한 부분의 실장 부품(P)들을 통하여 보다 정밀하고 정확한 검사 및 저전류 측정이 안정되게 수행될 수 있도록 하는 특징이 있다.
적층형, 테스트 보드, 시그널, 저전류-
公开(公告)号：KR1020070042612A
公开(公告)日：2007-04-24
申请号：KR1020050098428
申请日：2005-10-19
Applicant: 삼성전자주식회사
IPC: H01L21/66
CPC classification number: G01R1/07307 , G01R31/2601
Abstract: 프로브 카드는 메인 인쇄회로기판, 보조 인쇄회로기판 및 탐침들을 포함한다. 메인 인쇄회로기판은 메인 신호선을 갖는다. 보조 인쇄회로기판은 메인 인쇄회로기판에 착탈 가능하게 결합된다. 또한, 보조 인쇄회로기판은 메인 신호선과 전기적으로 연결된 보조 신호선을 갖는다. 탐침들은 보조 인쇄회로기판에 설치되어 보조 신호선과 전기적으로 연결된다.
-
公开(公告)号：KR1020050102710A
公开(公告)日：2005-10-27
申请号：KR1020040027486
申请日：2004-04-21
Applicant: 삼성전자주식회사
IPC: H01L21/82
CPC classification number: H01L23/5258 , H01L2924/0002 , H01L2924/00
Abstract: 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들이 제공된다. 상기 퓨즈 영역들은 집적회로 기판 상에 형성된 층간절연막 및 상기 층간절연막 상에 배치된 복수개의 퓨즈들을 구비한다. 상기 퓨즈들 사이에 퓨즈 분리벽들이 배치된다. 상기 퓨즈 분리벽들의 각각은 차례로 적층된 하부 퓨즈 분리 패턴 및 상부 퓨즈 분리 패턴을 갖는다. 상기 상부 퓨즈 분리 패턴은 상기 하부 퓨즈 분리 패턴에 대하여 식각 선택비를 갖는 물질막으로 형성한다.
-
公开(公告)号：KR1020020066572A
公开(公告)日：2002-08-19
申请号：KR1020010006818
申请日：2001-02-12
Applicant: 삼성전자주식회사
IPC: H01L27/02
Abstract: PURPOSE: A semiconductor device having an anti-fuse and a method for fabricating the same are provided to replace a bad cell and a bad circuit with a spare cell and a spare circuit by a wire connection method using laser. CONSTITUTION: A lower insulating layer(100) is formed on a substrate. The first conductive layer pattern(101) is formed on the lower insulating layer(100). The first conductive layer pattern(101) is formed by aluminium or cooper. An interlayer dielectric(102) is formed on the lower insulating layer(100) and the first conductive layer pattern(101). The second conductive layer pattern(103) is formed on the interlayer dielectric(102). The second conductive layer pattern(103) is formed by a silicon oxide layer or a silicon nitride layer. The second conductive layer pattern(103) is covered by an upper insulating layer(104).
Abstract translation: 目的：提供一种具有抗熔丝的半导体器件及其制造方法，以通过使用激光的导线连接方法用备用电池和备用电路代替坏电池和坏电路。 构成：在基板上形成下绝缘层（100）。 第一导电层图案（101）形成在下绝缘层（100）上。 第一导电层图案（101）由铝或铜制成。 在下绝缘层（100）和第一导电层图案（101）上形成层间电介质（102）。 第二导电层图案（103）形成在层间电介质（102）上。 第二导电层图案（103）由氧化硅层或氮化硅层形成。 第二导电层图案（103）由上绝缘层（104）覆盖。
-
Patent Agency Ranking
-
公开(公告)号：KR1020080064371A
公开(公告)日：2008-07-09
申请号：KR1020070001183
申请日：2007-01-04
Applicant: 삼성전자주식회사
IPC: H01L21/66
CPC classification number: G01R31/2886 , G01R31/2889
Abstract: A system and a method for testing a parallel typed semiconductor device IC are provided to increase the throughput by performing a test on DUTs in parallel at the same time. A system for testing a parallel typed semiconductor device IC(Integrated Circuit) includes a probe chuck(100), a test head(200), and a test controller(300). The probe chuck mounts plural DUTs(Device Under Test) having different types from one another thereon. The test head provides plural circuits which are used for testing independently the DUTs having different types from one another at the same time. The test controller controls the test head and the probe chuck.
Abstract translation: 提供了一种用于测试并行类型半导体器件IC的系统和方法，以通过同时并行地对DUT进行测试来提高吞吐量。 用于测试并联型半导体器件IC（集成电路）的系统包括探针卡盘（100），测试头（200）和测试控制器（300）。 探头卡盘将多个具有不同类型的DUT（被测设备）安装在其上。 测试头提供多个电路，用于独立测试彼此具有不同类型的DUT同时。 测试控制器控制测试头和探头卡盘。
-
公开(公告)号：KR1020070014760A
公开(公告)日：2007-02-01
申请号：KR1020050069661
申请日：2005-07-29
Applicant: 삼성전자주식회사
IPC: H01L21/66
CPC classification number: G01R31/311 , G01R31/2831 , H01L2224/48247 , H01L2224/49171 , H01L2924/00
Abstract: A semiconductor chip testing jig and a semiconductor chip testing method using the same are provided to perform easily a predetermined test on a front and rear surfaces according to the type of a defective chip and to transfer easily the heat to the defective chip. A semiconductor chip testing jig includes a supporting package, an infrared filter and a testing substrate. The supporting package includes a first cavity(142) for loading a semiconductor chip. The infrared filter(144) is fixed to the first cavity of the supporting package. The infrared filter is attached to a rear surface of the semiconductor chip. The testing substrate(130) includes a second cavity(134) for exposing the infrared filter to the outside. The testing substrate is used for loading the supporting package.
Abstract translation: 提供半导体芯片测试夹具和使用其的半导体芯片测试方法，以根据缺陷芯片的类型容易地执行前表面和后表面的预定测试，并且容易地将热量传送到有缺陷的芯片。 半导体芯片测试夹具包括支撑封装，红外滤光器和测试基板。 支撑包装包括用于加载半导体芯片的第一空腔（142）。 红外线过滤器（144）固定在支撑包装的第一腔体上。 红外滤光片安装在半导体芯片的后表面。 测试基板（130）包括用于将红外滤光器暴露于外部的第二腔（134）。 测试基板用于装载支撑包装。
-
公开(公告)号：KR100618801B1
公开(公告)日：2006-08-31
申请号：KR1020000011928
申请日：2000-03-10
Applicant: 삼성전자주식회사
IPC: H01L21/66
Abstract: 반도체 패키지가 검사용 소켓내부에서 개방결함(open failure)을 유발하는 문제를 개선할 수 있는 검사용 소켓에 대하여 개시한다. 본 발명은 반도체 패키지의 리드와 연결되는 배선이 포함된 소켓 하우징과, 소켓 하우징내에서 반도체 패키지가 안착되는 얼라인먼트 플레이트와, 내부에 리드 백커를 포함하여 상기 얼라인먼트 플레이트에 안착된 반도체 패키지를 누를 수 있는 소켓뚜껑을 포함하는 검사용 소켓에 있어서, 소켓 뚜껑과 리드 백커는 누름 완충수단인 스프링을 통해 연결함으로써, 반도체 패키지가 검사용 소켓 내부에서 개방결함을 야기하는 것을 해결할 수 있다.
-
公开(公告)号：KR100534102B1
公开(公告)日：2005-12-06
申请号：KR1020040027486
申请日：2004-04-21
Applicant: 삼성전자주식회사
IPC: H01L21/82
CPC classification number: H01L23/5258 , H01L2924/0002 , H01L2924/00
Abstract: 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들이 제공된다. 상기 퓨즈 영역들은 집적회로 기판 상에 형성된 층간절연막 및 상기 층간절연막 상에 배치된 복수개의 퓨즈들을 구비한다. 상기 퓨즈들 사이에 퓨즈 분리벽들이 배치된다. 상기 퓨즈 분리벽들의 각각은 차례로 적층된 하부 퓨즈 분리 패턴 및 상부 퓨즈 분리 패턴을 갖는다. 상기 상부 퓨즈 분리 패턴은 상기 하부 퓨즈 분리 패턴에 대하여 식각 선택비를 갖는 물질막으로 형성한다.
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.026 seconds)
