Procédé de gravure d’une couche diélectrique tridimensionnelle

    公开(公告)号:FR3120157A1

    公开(公告)日:2022-08-26

    申请号:FR2101866

    申请日:2021-02-25

    Abstract: Titre : Procédé de gravure d’une couche diélectrique tridimensionnelle L’invention porte sur un procédé de gravure d’une couche diélectrique recouvrant un sommet (31) et un flanc (32) d’une structure tridimensionnelle, ledit procédé comprenant : une première gravure de la couche diélectrique, comprenant : un premier composé à base de fluor (F) de l’oxygène (O), ladite première gravure étant effectuée pour : former une première couche de protection sur le sommet (31) et former une deuxième couche de protection sur la couche diélectrique (14f), une deuxième gravure configurée pour retirer la deuxième couche de protection tout en conservant une portion de la première couche de protection, les première et deuxième gravures étant répétées jusqu’au retrait de la couche diélectrique (14f) située sur le flanc (32) de la structure (30). Avantageusement, le procédé comprend, avant dépôt de la couche diélectrique, une formation d’une couche de protection intercalaire (20) entre ledit sommet (31) et la couche diélectrique. Figure pour l’abrégé : Fig.3E

    Dispositif quantique et son procédé de réalisation

    公开(公告)号:FR3116947A1

    公开(公告)日:2022-06-03

    申请号:FR2012307

    申请日:2020-11-27

    Abstract: Titre : Dispositif quantique et procédé de réalisation L’invention concerne un dispositif quantique comprenant un motif de transistor (2) porté par un substrat (1), ledit motif de transistor (2) comprenant, en empilement : - un diélectrique de grille (21), - une grille (22b) supraconductrice sur le diélectrique de grille (21), ladite grille (22b) présentant une base (220), un sommet (222) et des flancs (221), ladite grille (22b) supraconductrice comprenant au moins une région (SP) supraconductrice en un matériau à base d’au moins un élément supraconducteur,le dispositif quantique étant caractérisé en ce que la grille (22b) comprend une portion basale (22base) présentant une dimension, prise selon une première direction (x) d’un plan basal (xy), inférieure à une dimension L222 du sommet (222) de la grille (22b), et en ce que le motif de transistor (2) comprend en outre au moins une portion diélectrique (23) en un matériau diélectrique au contact de la face supérieure (210) du diélectrique de grille (21) et de la portion basale (22base) de la grille (22b) supraconductrice.L’invention concerne également un procédé de fabrication d’un tel dispositif quantique. Figure pour l’abrégé : Fig.3B

    Procédé de réalisation d’une zone d’individualisation d’un circuit intégré

    公开(公告)号:FR3112893A1

    公开(公告)日:2022-01-28

    申请号:FR2007718

    申请日:2020-07-22

    Abstract: Titre : Procédé de réalisation d’une zone d’individualisation d’un circuit intégré L’invention porte sur un procédé de réalisation d’une zone d’individualisation d’une puce microélectronique comprenant un premier (10A) et un deuxième (20A) niveaux de pistes électriques (10, 20), et un niveau (30A) d’interconnexions comportant des vias (30), le procédé comprenant les étapes suivantes : fournir le premier niveau (10A) et une couche diélectrique (200, 201, 202), réaliser sur la couche diélectrique (200, 201, 202) un masque dur métallique (300), graver la couche diélectrique (200, 201, 202) au travers des ouvertures de masque (301) par une gravure à base d’une chimie fluorée, oxyder de préférence par hydrolyse le masque dur métallique (300) de façon à former des résidus (31) aléatoirement répartis au niveau de certaines ouvertures (320R), remplir les ouvertures (320, 320R) de sorte à former les vias (30) du niveau (30A) d’interconnexions, lesdits vias (30) comprenant des vias fonctionnels (30OK) au niveau des ouvertures sans résidus (320) et des vias inactifs (30KO) au niveau des ouvertures avec résidus (320R). Figure pour l’abrégé : Fig.2B

    Procédé de réalisation d’une couche sur certaines surfaces seulement d’une structure

    公开(公告)号:FR3111736A1

    公开(公告)日:2021-12-24

    申请号:FR2006444

    申请日:2020-06-19

    Abstract: Titre : Procédé réalisation d’une couche sur certaines surfaces seulement d’une structure L’invention porte notamment sur un procédé de réalisation d’une couche recouvrant des premières surfaces (110) d’une structure (100) et laissant à découvert des deuxièmes surfaces (120), le procédé comprenant au moins: une séquence de formation d’une couche initiale (200) par dépôt par PEALD, la séquence comportant des cycles (1) comprenant chacun au moins: une injection (10) d’un premier précurseur dans une chambre de réaction, une injection (30) d’un deuxième précurseur dans la chambre de réaction et la formation dans la chambre de réaction d’un plasma. Les cycles sont effectués à une température Tcycle telle que Tcycle ≤ (Tmin – 20°C), Tmin étant la température minimale d’une fenêtre nominale (FT) de températures pour un dépôt PEALD. Le procédé comprend au moins une étape d’exposition de la couche initiale (200) à un plasma, dit plasma de densification (32, 32B, 60), configuré de sorte que l’exposition au flux (33) d’ions du plasma de densification (32, 32B, 60) rend le matériau reposant sur les premières surfaces (110) plus résistant à la gravure que le matériau reposant sur les deuxièmes surfaces (120). Le procédé comprend également une étape de gravure sélective de sorte que la couche initiale (200) recouvre les premières surfaces (110) de la face avant (101) de la structure (100) en laissant à découvert les deuxièmes surfaces (120). Figure pour l’abrégé : Fig.5

    Procédé de fabrication d’un composant électronique à multiples îlots quantiques

    公开(公告)号:FR3089213B1

    公开(公告)日:2021-12-17

    申请号:FR1872199

    申请日:2018-12-02

    Abstract: L’invention concerne un procédé de fabrication d’un composant électronique (1) à multiples îlots quantiques, comprenant les étapes de : -fourniture d’un empilement incluant un substrat (100), une nano structure (110) en matériau semi-conducteur superposé sur le substrat (100), comportant des premier et deuxième îlots quantiques (111, 112) et une liaison (115) reliant ces premier et deuxième îlots quantiques, des premier et deuxième empilements de grille de commande (143, 144) disposés sur lesdits premier et deuxième îlots quantiques (111, 112), lesdits empilements de grille (143, 144) étant séparés par une gorge (15), les îlots quantiques et ladite liaison (115) présentant une même épaisseur; -amincissement partiel de ladite liaison (115) en utilisant les empilements de grille (143, 144) comme masques, de façon à obtenir une liaison présentant une épaisseur inférieure à celle des îlots quantiques ; -formation d’une couche de diélectrique (119) sur ladite liaison amincie (115). Figure à publier avec l’abrégé : Fig. 1

    procédé de fabrication de transistors

    公开(公告)号:FR3098978A1

    公开(公告)日:2021-01-22

    申请号:FR1908173

    申请日:2019-07-18

    Abstract: Procédé de fabrication d’au moins un transistor. De sorte à obtenir une structure de transistor à source et drain surélevés et à espaceurs sur deux niveaux en escalier, deux dépôts de couches d’espaceurs sont exécutés avant une gravure anisotrope qui élimine des parties horizontales de ces couches. Le pied du premier niveau d’espaceur est alors mis en retrait du deuxième niveau d’espaceur, par une gravure sélective. Une épitaxie unique et un dopage de zones de source et de drain suivent autour des espaceurs ainsi formés. Figure pour l’abrégé : Fig. 6

    Procédé de gravure d’une couche diélectrique

    公开(公告)号:FR3091001B1

    公开(公告)日:2021-01-08

    申请号:FR1874062

    申请日:2018-12-21

    Abstract: Titre. Procédé de gravure d’une couche diélectrique L’invention porte sur un procédé de gravure d’une couche diélectrique (200) surmontant une couche à base de GaN (100), le procédé comprenant au moins les étapes suivantes: première gravure de la couche diélectrique (200) sur une partie seulement de l’épaisseur e200 de la couche diélectrique (200) pour définir dans la couche diélectrique (200) au moins une ouverture partielle (401) et au moins une portion résiduelle (202) située au droit de l’ouverture (401), implantation (700) d’ions au droit de l’ouverture partielle (401) sur une épaisseur supérieure à l’épaisseur e202 de sorte à: modifier le matériau de la couche diélectrique (200) au droit de l’ouverture (401) sur toute l’épaisseur e202 de la portion résiduelle (202), modifier le matériau de la couche à base de GaN (100), retrait de la portion résiduelle (202) à l’aide d’une deuxième gravure, sélective du matériau modifié de la couche diélectrique (200) vis-à-vis du matériau non modifié de la couche diélectrique (200) et vis-à-vis du matériau modifié de la couche à base de GaN (100) ; recuit au moins de la couche à base de GaN (100). Figure pour l’abrégé : Fig. 2

    PROCEDE DE GRAVURE D'UNE COUCHE A BASE DE SIN

    公开(公告)号:FR3065576B1

    公开(公告)日:2020-01-24

    申请号:FR1753542

    申请日:2017-04-25

    Inventor: POSSEME NICOLAS

    Abstract: L'invention concerne un procédé microélectronique de gravure d'une couche (700) à base de nitrure de silicium comprenant les étapes suivantes: - modification de la couche (700) à base de nitrure de silicium (SiN) de manière à former au moins une zone modifiée (710), la modification comprenant au moins une implantation (1000) de préférence par plasma d'ions à base d'hydrogène (H) dans la couche (700) à base de SiN; - retrait de l'au moins une zone modifiée (710) ; caractérisé en ce que le retrait de l'au moins une zone modifiée (710) comprend au moins une étape de gravure de préférence par plasma de l'au moins une zone modifiée (710) utilisant une chimie comprenant au moins: ○ au moins un composé pris parmi les composés fluorocarbonés (CxFz) ou les composés hydrofluorocarbonés (CxHyFz), et ○ au moins un composé pris parmi le SiwCl(2w+2) et le SiwF(2w+2).

    PROCEDE DE REALISATION SUR UN MEME SUBSTRAT DE TRANSISTORS PRESENTANT DES CARACTERISTIQUES DIFFERENTES

    公开(公告)号:FR3051597B1

    公开(公告)日:2019-11-08

    申请号:FR1654554

    申请日:2016-05-20

    Abstract: L'invention porte notamment sur un procédé de réalisation sur un même substrat (100) d'au moins un premier transistor et d'au moins un deuxième transistor présentant des caractéristiques différentes, le procédé comprenant au moins les étapes suivantes : - Réalisation sur un substrat (100) d'au moins un premier motif (200) de grille et d'au moins un deuxième motif (300) de grille; - Dépôt sur le premier et le deuxième motif (200, 300) de grille d'au moins : une première couche de protection (500) et une deuxième couche de protection (600) surmontant la première couche de protection (500) et faite en un matériau différent de celui de la première couche de protection (500) et; - Masquage du deuxième motif (300) de grille par une couche de masquage (700) ; - Gravure isotrope de la deuxième couche de protection (600) ; - Retrait de la couche de masquage (700); - Gravure anisotrope de la deuxième couche de protection (600) sélectivement à la première couche de protection (500).

    ">

    公开(公告)号:FR3062514A1

    公开(公告)日:2018-08-03

    申请号:FR1750864

    申请日:2017-02-02

    Abstract: La présente invention concerne un procédé de formation de reliefs sur une face (101) d'un substrat (100), caractérisé en ce qu'il comprend successivement : - une formation d'un écran de protection d'au moins une première zone (240) de la face (101) ; - une implantation configurée pour introduire au moins une espèce comprenant du carbone dans le substrat (100) depuis ladite face (101), la formation d'un écran et l'implantation étant configurées pour former dans le substrat (100) au moins une couche modifiée (230) carbonée présentant une concentration de carbone implanté supérieure ou égale à un seuil de gravure uniquement depuis une deuxième zone (221) de ladite face (101) non protégée par l'écran de protection; - un retrait de l'écran de protection ; - une gravure du substrat (100) depuis la première zone (240) sélectivement à la deuxième zone (221).

Patent Agency Ranking