公开(公告)号：DE102010028465B4

公开(公告)日：2013-09-19

申请号：DE102010028465

申请日：2010-04-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： BEYER SVEN ,  HEMPEL KLAUS ,  STEJSKAL ROLAND ,  WEI ANDY ,  SCHEIPER THILO ,  KURZ ANDREAS ,  GRIEBENOW UWE ,  HOENTSCHEL JAN

IPC: H01L21/822 ,  H01L21/336 ,  H01L23/525 ,  H01L27/06

Abstract: Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer Maske mit einer Maskenöffnung, die zu einer nicht-Transistorstruktur ausgerichtet ist, wobei die Maske eine Gateelektrodenstruktur abdeckt und wobei die Gateelektrodenstruktur und die nicht-Transistorstruktur ein Halbleitermaterial aufweisen und zumindest lateral in einem dielektrischen Zwischenschichtmaterial eingebettet sind; Freilegen einer Oberfläche des Halbleitermaterials selektiv in der nicht-Transistorstruktur in Anwesenheit der Maske; Entfernen eines Teils des freiliegenden Halbleitermaterials; Bilden einer dielektrischen Materialschicht über der Gateelektrodenstruktur und der nicht-Transistorstruktur nach dem Entfernen des Teils des freiliegenden Halbleitermaterials; Freilegen einer Oberfläche des Halbleitermaterials in der Gateelektrodenstruktur, während ein Teil der dielektrischen Materialschicht über der nicht-Transistorstruktur beibehalten wird; und Ersetzen des Halbleitermaterials in der Gateelektrodenstruktur durch zumindest ein metallenthaltendes Elektrodenmaterial, während das Halbleitermaterial in der nicht-Transistorstruktur bewahrt wird.

公开(公告)号：DE102009035436B4

公开(公告)日：2013-09-05

申请号：DE102009035436

申请日：2009-07-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  LENSKI MARKUS ,  RICHTER RALF

IPC: H01L21/768 ,  H01L21/60 ,  H01L23/522

Abstract: Verfahren mit: Bilden einer Molekularschicht selektiv auf einem ersten Bereich (112A) einer ersten Kontaktanschlussfläche (112), die in einem ersten dielektrischen Material (111) vorgesehen ist, das über einem ersten Substrat (101A) eines Halbleiterbauelements (100) ausgebildet ist, wobei die Molekularschicht erste funktionale Moleküle (120A) mit einer funktionalen Gruppe enthält, um an dem zumindest einen Bereich (112A) der ersten Kontaktanschlussfläche (112) zu haften, wobei die ersten funktionalen Moleküle (120A) ausgebildet sind, zumindest zeitweilig eine elektrische Leitfähigkeit zu entfalten; Bilden einer weiteren Molekularschicht selektiv auf einen zweiten Bereich (112B), der vom ersten Bereich (112A) unterschiedlich ist, der ersten Kontaktanschlussfläche (112), wobei die weitere Molekularschicht zweite funktionale Moleküle (120B), die von den ersten funktionalen Molekülen (120A) verschieden sind, mit einer funktionalen Gruppe, um an dem zweiten Bereich (112B) der ersten Kontaktanschlussfläche (112) zu haften; und Kontaktieren der Molekularschicht mit mindestens einem Bereich einer zweiten Kontaktanschlussfläche (132A) und Kontaktieren der weiteren Molekularschicht mit einem weiteren Bereich einer weiteren zweiten Kontaktanschlussfläche (132B) die jeweils in einem zweiten dielektrischen Material (131) vorgesehen sind, das über einem zweiten Substrat (101B) gebildet ist.

公开(公告)号：DE102010038745B4

公开(公告)日：2013-04-04

申请号：DE102010038745

申请日：2010-07-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： CHUMAKOV DMYTRO ,  UTESS DIRK

IPC: H01L23/544 ,  H01L21/66 ,  H01L23/52

Abstract: Halbleiterbauelement mit einer ersten Verbindungskettenstruktur, die in einer ersten Bauteilebene und einer zweiten Bauteilebene ausgebildet ist, wobei die erste Verbindungskettenstruktur mehrere erste untere leitende Gebiete, die in der ersten Bauteilebene ausgebildet sind, und mehrere erste obere leitende Gebiete, die in der zweiten Bauteilebene ausgebildet sind, und mehrere erste Zwischenebenenverbindungen, die die mehreren ersten unteren leitenden Gebiete mit den mehreren ersten oberen leitenden Gebiete verbinden, aufweist; einer zweiten Verbindungskettenstruktur, die in der ersten und der zweiten Bauteilebene ausgebildet ist und mehrere zweite untere leitende Gebiete, die in der ersten Bauteilebene ausgebildet sind, mehrere zweite obere leitende Gebiete, die in der zweiten Bauteilebene ausgebildet sind, und mehrere Zwischenebenenverbindungen, die die mehreren zweiten unteren leitenden Gebiete mit den mehreren zweiten oberen leitenden Gebiete verbinden, aufweist; und einer leitenden Kammstruktur, die zwischen der ersten und der zweiten Bauteilebene ausgebildet ist und die mehrere Leitungen aufweist, die die erste und die zweite...

公开(公告)号：DE102009021490B4

公开(公告)日：2013-04-04

申请号：DE102009021490

申请日：2009-05-15

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： LENSKI MARKUS ,  RUTTLOFF KERSTIN ,  JASCHKE VOLKER ,  SELIGER FRANK

IPC: H01L21/8234 ,  H01L21/283 ,  H01L27/088

Abstract: In komplexen Halbleiterbauelementen werden Abstandshalterelemente auf der Grundlage einer Mehrschrittabscheidetechnik hergestellt, wobei ein gewisser Grad an Variabilität in den diversen Teilschichten der Abstandshaltermaterialien hinsichtlich einer unterschiedliche Dicke in verschiedenen Bereichen einer Teilschicht angewendet wird, um die Ätzbedingungen während des nachfolgenden anisotropen Ätzprozesses zu verbessern. Daher führen die Abstandshalterelemente mit der besseren Form zu günstigeren Abscheidebedingungen, wenn ein verspannungsinduzierendes dielektrisches Material verwendet wird. Folglich können Ausbeuteverluste auf Grund von Kontaktausfällen in dicht gepackten Bauteilbereichen, etwa statischen RAM-Bereichen, verringert werden.

公开(公告)号：DE102008026212B4

公开(公告)日：2013-04-04

申请号：DE102008026212

申请日：2008-05-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： GRILLBERGER MICHAEL ,  LEHR MATTHIAS

IPC: H01L23/544 ,  H01L21/66 ,  H01L21/768 ,  H01L23/52

Abstract: Halbleiterbauelement mit: einer SOI-Konfiguration mit einem Substrat (201), einer vergrabenen isolierenden Schicht (204) und einem darüberliegenden Halbleitergebiet (202); einem Chipgebiet mit einem Metallisierungssystem; mehreren Schaltungselementen, die in und über dem Halbleitergebiet gebildet sind; einem Chipversiegelungsgebiet, das in dem Metallisierungssystem gebildet ist und das Chipgebiet von einem Rahmengebiet trennt; und einem leitenden Pfad, der mit den mehreren Schaltungselementen verbunden ist und einen vergrabenen Bereich aufweist, der unter einem Teil des Chipversiegelungsgebiets ausgebildet ist, wobei der vergrabene Bereich zumindest teilweise in dem Substrat (201) gebildet ist.

公开(公告)号：DE102011003232B4

公开(公告)日：2013-03-28

申请号：DE102011003232

申请日：2011-01-27

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： SCHEIPER THILO ,  WEI ANDY ,  FLACHOWSKY STEFAN ,  HOENTSCHEL JAN

IPC: H01L21/336 ,  H01L21/283 ,  H01L21/302 ,  H01L21/8234

Abstract: Verfahren mit: Bilden einer Schicht eines Platzhaltermaterials über einer Halbleiterschicht eines Halbleiterbauelements, wobei die Halbleiterschicht ein erstes Halbleitergebiet und ein zweites Halbleitergebiet aufweist, die lateral durch ein Isolationsgebiet getrennt sind; Ausführen eines Einebnungsprozesses derart, dass eine eingeebnete Oberfläche der Schicht aus Platzhaltermaterial geschaffen wird; Bilden einer Platzhalterelektrodenstruktur zumindest aus der Schicht aus Platzhaltermaterial nach dem Ausführen des Einebnungsprozesses, wobei die Platzhalterelektrodenstruktur über dem ersten Halbleitergebiet und dem zweiten Halbleitergebiet und über dem Isolationsgebiet erzeugt wird; und Ersetzen des Platzhaltermaterials der Platzhalterelektrodenstruktur zumindest durch ein leitendes Elektrodenmaterial derart, dass eine Gateelektrodenstruktur geschaffen wird.

公开(公告)号：DE102010040071B4

公开(公告)日：2013-02-07

申请号：DE102010040071

申请日：2010-08-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： SCHALLER MATTHIAS ,  FISCHER DANIEL ,  OSZINDA THOMAS

IPC: H01L21/311 ,  H01L21/768 ,  H01L21/82

Abstract: Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer Öffnung in einem dielektrischen Material mit kleinem &egr;, die sich zu einem Metallgebiet erstreckt, durch Einwirken auf das dielektrische Material mit kleinem &egr; mittels einer reaktiven plasmaunterstützen Ätzatmosphäre, wobei das dielektrische Material mit kleinem &egr; Silizium, Sauerstoff, Kohlenstoff und Wasserstoff enthält und wobei durch die Einwirkung der reaktiven plasmaunterstützen Ätzatmosphäre ungesättigte Siliziumbindungen in einer freiliegenden Grenzflächenschicht des dielektrischen Materials mit kleinem &egr; entstehen; Ausführen einer Oberflächenbehandlung an dem dielektrischen Material mit kleinem &egr;, das die Öffnung enthält, unter Zuführung von Prozessgasen, die eine reaktive Sorte in Form von Wasserstoff, Stickstoff, Kohlenstoff, Chlor, Brom oder Jod enthalten, derart, dass die ungesättigten Siliziumbindungen durch die reaktive Sorte gesättigt werden, bevor das Halbleiterbauelement einer feuchtigkeitsenthaltenden Umgebung ausgesetzt wird; und Ersetzen eines wesentlichen Teils der reaktiven Sorte durch eine Substitutionssorte, die eine Methylgruppe enthält, in der Grenzflächenschicht, so...

公开(公告)号：DE102010064283B4

公开(公告)日：2012-12-27

申请号：DE102010064283

申请日：2010-12-28

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： SCHEIPER THILO ,  WEI ANDY

IPC: H01L21/8234 ,  H01L21/336 ,  H01L21/8238 ,  H01L27/088

Abstract: Verfahren mit: Bilden einer Hartmaskenschicht über einem Halbleitergebiet eines Halbleiterbauelements, wobei die Hartmaskenschicht strukturiert wird, so dass sie mehrere Hartmaskenstrukturelemente aufweist, die eine laterale Größe und Lage von mehreren Stegen festlegen, die in dem Halbleitergebiet zu erzeugen sind; Bilden einer Platzhaltergateelektrodenstruktur über den mehreren Hartmaskenstrukturelementen; Bilden von Drain- und Sourcegebieten in dem Halbleitergebiet in Anwesenheit der Platzhaltergateelektrodenstruktur; Erzeugen der Stege in dem Halbleitergebiet durch Entfernen eines Platzhaltermaterials der Platzhaltergateelektrodenstruktur und durch Erzeugen von Aussparungen in dem Halbleitergebiet unter Anwendung der Hartmaskenstrukturelemente als Ätzmaske; und Bilden eines Gatedielektrikumsmaterials und eines Elektrodenmaterials in den Aussparungen und über den Stegen.

公开(公告)号：DE102008049725B4

公开(公告)日：2012-11-22

申请号：DE102008049725

申请日：2008-09-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： HOENTSCHEL JAN ,  MULFINGER ROBERT ,  GRIEBENOW UWE

IPC: H01L21/8238 ,  H01L27/092

Abstract: Verfahren mit: Bilden einer Seitenwandabstandshalterstruktur (155) jeweils an Seitenwänden von Gateelektrodenstrukturen (151) von mehreren Transistoren (150a, 150b), die über einem Substrat (101) gebildet sind, wobei die Gateelektrodenstrukturen (151) ein Gateelektrodenmaterial (151a) und eine Deckschicht (151c), die auf dem Gateelektrodenmaterial (151a) gebildet ist, aufweisen; Bilden von Drain- und Sourcegebieten (154) unter Anwendung der Gateelektrodenstrukturen (151) und der Seitenwandabstandshalterstrukturen (155) der mehreren Transistoren (150a, 150b) als Implantationsmaske; Ausführen eines Ätzprozesses an den mehreren Transistoren (150a, 150b), um die Deckschichten (151c) zu entfernen und um eine Größe der Seitenwandabstandshalterstrukturen (155) zu verringern; Bilden einer oder mehrerer verformungsinduzierender Schichten (110a) über den mehreren Transistoren (150a, 150b); Bilden einer verformungsinduzierenden Halbleiterlegierung (108) benachbart zumindest zu einigen der mehreren Transistoren (150a, 150b) vor dem Bilden der Drain- und Sourcegebiete (154); Bilden einer Ätzstoppschicht (153) auf den Deckschichten (151c) und Bilden einer zu entfernenden Abstandshalterstruktur (155a) an Seitenwänden der Gateelektrodenstrukturen der...

公开(公告)号：DE102010002411B4

公开(公告)日：2012-10-31

申请号：DE102010002411

申请日：2010-02-26

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： SCHEIPER THILO ,  BEYER SVEN ,  GRIEBENOW UWE ,  HOENTSCHEL JAN ,  WEI ANDY

IPC: H01L21/283 ,  H01L27/092 ,  H01L29/417 ,  H01L29/78

Abstract: Verfahren zur Herstellung einer Kontaktstruktur in einem Halbleiterbauelement, wobei das Verfahren umfasst: Bilden eines Kontaktbalkens in einem ersten dielektrischen Zwischenschichtmaterial, wobei der Kontaktbalken eine Verbindung zu einem Draingebiet und/oder einem Sourcegebiet eines Transistors herstellt und eine erste laterale Abmessung entlang einer Transistorbreitenrichtung besitzt; selektives Verringern einer Höhe des Kontaktbalkens durch Ausführen eines Ätzprozesses mit hoher Ätzselektivität gegenüber einem frei liegenden Elektrodenmaterial einer Gateelektrodenstruktur des Transistors; Bilden eines zweiten dielektrischen Zwischenschichtmaterials über dem Transistor und dem Kontaktbalken; und Bilden eines Kontaktelements in dem zweiten dielektrischen Zwischenschichtmaterial derart, dass eine Verbindung zu dem Kontaktbalken entsteht, wobei das Kontaktelement eine zweite laterale Abmessung entlang der Transistorbreitenrichtung besitzt, die kleiner ist als die erste laterale Abmessung.