-
公开(公告)号：KR1020100079060A
公开(公告)日：2010-07-08
申请号：KR1020080137471
申请日：2008-12-30
Applicant: 고려대학교 산학협력단 , 한국정보보호진흥원
Abstract: PURPOSE: An encrypting method using a seed algorithm is provided to perform cost-effectively a calculation process by including masking steps with random numbers. CONSTITUTION: An input plain text is masked with a first random number. The masked input plain text is defined as an initial input. The round key of a corresponding round for each round is masked with a second random number. The right input of input values of each round is encrypted with the masked round key. The encrypted right input and the encrypted left input are processed by an XOR operation. The processed result is masked with a third random number.
Abstract translation: 目的：提供使用种子算法的加密方法，通过包括具有随机数的掩蔽步骤来成本有效地执行计算过程。 构成：输入纯文本用第一个随机数屏蔽。 被屏蔽的输入纯文本被定义为初始输入。 每轮的相应轮次的圆键用第二随机数进行掩蔽。 每一轮的输入值的正确输入用掩码的圆键加密。 加密的权利输入和加密的左输入通过异或运算来处理。 处理结果用第三个随机数掩码。
-
82.发明授权오류 주입 공격에 안전한 ＣＲＴ－ＲＳＡ 모듈러 지수승 알고리즘을 이용한 디지털 서명 방법, 그 장치 및 이를 기록한 기록매체 失效使用CRT-RSA调制算法针对故障攻击的数字签名的方法和装置，以及使用它的记录介质
公开(公告)号：KR100954844B1
公开(公告)日：2010-04-28
申请号：KR1020080098252
申请日：2008-10-07
Applicant: 고려대학교 산학협력단
IPC: H04L9/16
CPC classification number: G06F7/723 , G06F2207/7271
Abstract: 오류 주입 공격에 안전한 CRT-RSA 모듈러 지수승 알고리즘을 이용한 디지털 서명 방법, 그 장치 및 이를 기록한 기록매체가 개시된다.
본 발명에 따른 오류 주입 공격에 안전한 CRT-RSA 모듈러 지수승 알고리즘을 이용한 디지털 서명 방법은 를 만족하는 서로 다른 소수 두 를 비밀키로, euler totient 함수 과 서로 소인 소정의 정수 를 공개키로, 을 만족하는 를 비밀키로 이용하는 오류 주입 공격에 안전한 CRT-RSA 모듈러 지수승 알고리즘을 이용한 디지털 서명방법에 있어서, 인증된 수신자에게 전송하고자 하는 메시지 , 상기 서로 다른 두 소수 , 상기 비밀키 를 로 모듈러 연산한 , 상기 를 로 모듈러 연산한 , 상기 와 의 합인 , 으로 연산되는 , 암호화하고자 하는 송신자에 의해 랜덤하게 선택된 제 1 정수 , 제 2 정수 , 및 상기 제 2 정수 에 의해 의 연산으로 생성되는 를 포함하는 복수 개의 암호화 인자를 수신하는 단계; 상기 복수 개의 암호화 인자 중에서 선택된 제 1 데이터 집합 을 이용하여 제 1 데이터 쌍 을 생성하는 단계; 상기 수신된 복수 개의 암호화 인자 및 상기 제 1 데이터 쌍 중에서 선택된 제 2 데이터 집합 을 이용하여 제 2 데이터 쌍 을 생성하는 단계; 상기 제 1 데이터 쌍의 와 상기 제 2 데이터 쌍의 를 입력값으로 중국인의 나머지 정리를 이용하여 제 1 중간값 를 산출하는 단계; 상기 제 1 데이터 쌍의 와 상기 제 2 데이터 쌍의 를 입력값으로 중국인의 나머지 정리를 이용하여 제 2 중간값 를 산출하는 단계; 상기 의 비트열의 길이와 상기 의 비트열의 길이에 따라 결정된 제로 비트 생성 인자 , 상기 의 보수 , 상기 및 를 이용하여 중간 연산자 를 생성하는 단계; 상기 와 의 논리곱 연산을 수행하여 상기 제 1 중간값 를 갱신하는 단계; 상기 를 로 나눈값과 상기 를 논리곱 연산을 수행하여 상기 제 2 중간값 를 갱신하는 단계; 및 상기 , 및 를 에 곱하여 최종 서명값을 생성하는 단계를 포함한다.
본 발명에 의하면, 오류 주입시 오류 확산을 유발시키는 지수승 연산 방법을 제공할 수 있으며, 대표적인 오류 주입 공격인 SPA, DPA, FA에 모두 안전한 서명 생성 기법을 제공하여 암호화의 신뢰성 및 안전성을 제공할 수 있으며, 대표적인 CRT-RSA 암호화 알고리즘에 비하여 연산량을 감소시켜, 보다 빠른 연산 처리 속도를 제공할 수 있는 효과가 있다.-
公开(公告)号：KR100954584B1
公开(公告)日：2010-04-26
申请号：KR1020080039068
申请日：2008-04-26
Applicant: 고려대학교 산학협력단
Abstract: MSD first 직렬 곱셈 장치, 그 방법 및 이를 기록한 기록매체가 개시된다.
본 발명에 따른 MSD first 직렬 곱셈 장치는, 상에서 차수가 인 삼항 기약 다항식 을 사용하며, 상기 의 해가 일 때, 유한체 상의 두 원소 , 의 곱셈을 수행하여 직렬 곱셈 결과값 를 생성하는 기반의 MSD first 디지트 직렬 곱셈 장치에 있어서, 루프 인덱스 가 일 때, 개의 디지트의 인덱스를 라 하면, 상기 의 계수 , , 상기 삼항 기약 다항식의 계수로부터 생성되는 , 및 상기 삼항 기약 다항식의 계수에 따라 생성되는 를 입력으로 하여 과 을 생성하고, 상기 를 이용하여 를 생성하는 초기값 생성부; 루프 인덱스 가 일 때, 상기 연산된 를 이용하여 제 1 치환 연산자 λ
j 를 생성하고, 상기 연산된 를 이용하여 제 2 치환 연산자 δ
j 를 생성하는 전처리 연산부; 상기 전처리 연산부에서 생성된 제 2 치환 연산자 δ
j , 상기 의 계수 , , 및 를 입력으로 하여 의 결과값 을 생성하는 곱셈부; 이전 루프의 MSD first 디지트 직렬 곱셈의 결과값 , 상기 제 1 치환 연산자 λ
j , 및 상기 곱셈부의 결과값을 입력으로 하여 덧셈 결과값을 생성하는 가산부; 및 상기 덧셈 결과값을 라이트 쉬프트하여 상기 가산부에 피드백하는 쉬프트 레지스터를 포함한다.
본 발명에 의하면, 삼항 기약 다항식이 적용되는 페이링 기반의 암호 시스템에 있어서, 기존의 MSD-first 곱셈기에 비하여 적은 시간 지연을 가지고, 표수에 의존하지 않고, 기존의 유한체 곱셈기에 비하여 고속 동작하면서 이때 증가하는 공간 복잡도를 최소화할 수 있고, 이에 따라 페어링 기반의 암호 시스템을 더욱 효율적으로 설계할 수 있으며, 특히 삼항 기약 다항식을 사용하는 모든 유한체에 적용할 수 있기 때문에 이를 기반으로 하는 하드웨어 설계에 응용할 수 있는 효과가 있다.-
公开(公告)号：KR100954583B1
公开(公告)日：2010-04-26
申请号：KR1020080015541
申请日：2008-02-20
Applicant: 고려대학교 산학협력단
IPC: G06F7/52
Abstract: 본 발명은 다항식 기저 기반의 유한체 직렬 곱셈 장치 및 방법에 관한 것이며, 다항식 기저로 표현되는 제1 승수의 항 중에서 삼항 기약다항식의 각 항의 차수 중 중간 차수와 동일한 차수의 항을 제외하여 제2 승수를 생성하고, 상기 삼항 기약다항식에 의해 다항식 기저로 표현되는 피승수와 상기 제2 승수의 계수 곱셈 및 모듈러 연산을 수행하는 제1 곱셈 및 모듈러 연산부; 상기 제1 곱셈 및 모듈러 연산부의 중간 연산 결과를 저장하여 연산을 보조하고 상기 제1 곱셈 및 모듈러 연산부의 최종 연산 결과인 제1 연산 결과를 저장하는 제1 레지스터; 상기 삼항 기약다항식에 의해 상기 제1 승수에서 제외된 상기 항과 상기 피승수의 계수 곱셈 및 모듈러 연산을 수행하여 제2 연산 결과를 생성하는 제2 곱셈 및 모듈러 연산부; 및 상기 제2 곱셈 및 모듈러 연산부의 연산 결과를 저장하는 제2 레지스터를 포함하고, 상기 제1 곱셈 및 모듈러 연산부는 상기 제1 연산 결과가 생성되면 상기 제1 연산 결과에 상기 제2 레지스터에 저장된 상기 제2 연산 결과를 가산하여 상기 피승수 및 상기 제1 승수의 곱셈 결과를 생성하여 시간 및 공간 복잡도를 개선한다.
Abstract translation: 本发明涉及一种基于多项式基的有限域串行乘法装置和方法，其中在由多项式基表示的第一乘法器的项中， 第一乘法和模运算单元，用于通过三元抽象多项式和第二乘法器执行由多项式基表示的被乘数的系数乘法和模运算; 第一寄存器，用于存储第一乘法和模运算单元的中间运算结果以辅助操作并存储第一运算结果作为第一乘法和模运算单元的最终运算结果; 第二乘法和模运算单元，用于通过三元抽象多项式和被乘数对从第一乘法器排除的项执行系数乘法和模运算，以产生第二运算结果; 以及第二寄存器，用于存储第二乘和模运算单元的运算结果，其中第一乘和模运算单元在产生第一运算结果时， 乘数和第一乘法器的相乘结果是通过加上第二运算结果相加来提高时间和空间的复杂度。
-
公开(公告)号：KR1020090113138A
公开(公告)日：2009-10-29
申请号：KR1020080039068
申请日：2008-04-26
Applicant: 고려대학교 산학협력단
Abstract: PURPOSE: An MSD first GF serial multiplier, a method thereof and a recording media capable of application of a hardware design are provided to minimize space complexity and operate the multiplier at high speed comparing with the existing MSD-first multiplier. CONSTITUTION: An MSD first GF serial multiplier, a method thereof and a recording media capable of application of a hardware design includes an initial generating unit(510), a preprocessing operation unit(520), a multiplier(530), and a shift register(550). The initial generating unit generates a digit index in case the loop index is the digit index. The preprocessing operation unit produces the second permutation operators and produces the first permutation operators by using the loop index. The shift register feeds back the add return value.
Abstract translation: 目的：提供MSD第一GF串行乘法器，其方法和能够应用硬件设计的记录介质，以最小化空间复杂性并且与现有MSD优先乘法器相比以高速操作乘法器。 构成：MSD第一GF串行乘法器，其方法和能够应用硬件设计的记录介质包括初始生成单元（510），预处理操作单元（520），乘法器（530）和移位寄存器 （550）。 初始生成单元在循环索引是数字索引的情况下生成数字索引。 预处理操作单元产生第二置换算子并通过使用循环索引产生第一置换算子。 移位寄存器反馈添加返回值。
-
Patent Agency Ranking
公开(公告)号：KR100916805B1
公开(公告)日：2009-09-14
申请号：KR1020070094428
申请日：2007-09-17
Applicant: 고려대학교 산학협력단
Abstract: 본 발명은 그 구현에 있어서 효율성이 크게 향상되며, 강한 안전성을 갖는 256비트 출력을 갖는 해쉬 알고리즘에 관한 것이다.
본 발명에 따르면, 임의의 길이의 메시지 비트열을 입력받아 워드열로 변환하는 단계, 상기 입력된 메시지를 기설정된 비트로 변환하는 단계 및 상기 기설정된 비트로 변환된 메시지를 입력받아서 압축을 수행하는 단계를 포함한다.
해쉬, 압축-
公开(公告)号：KR1020090093141A
公开(公告)日：2009-09-02
申请号：KR1020080018492
申请日：2008-02-28
Applicant: 고려대학교 산학협력단
IPC: H04L9/08
CPC classification number: H04L9/3249 , H04L9/0869 , H04L9/302
Abstract: A method and an apparatus of a digital signature using bit arithmetic based on a CRT-RSA and recording medium using by the same are provided make a encryption procedure simple by adding a simple resistor. An apparatus of a digital signature using bit arithmetic based on a CRT-RSA and recording medium is composed of an intermediate operator generating unit(810), a modular exponentiation operation unit(820), a correlation modular exponentiation operation unit(830), a CRT operator(840), a bit comparison operator area(850), and a signature authentication performing unit(860). The intermediate operator generation unit generates a first and a second operator by using a message and a prime number to be transmitted to an authenticated receiver. The modular exponentiation operation unit performs a modular operation of the message.
Abstract translation: 提供使用基于CRT-RSA的比特算术和使用其的记录介质的数字签名的方法和装置，通过添加简单的电阻器使得加密过程简单。 使用基于CRT-RSA和记录介质的比特算术的数字签名装置由中间算子生成单元（810），模幂运算单元（820），相关模幂运算单元（830）， CRT操作器（840），位比较运算器区域（850）和签名认证执行单元（860）。 中间操作者生成单元通过使用消息和要被发送给经认证的接收器的素数来生成第一和第二操作者。 模幂运算单元执行消息的模块化操作。
-
公开(公告)号：KR1020090059265A
公开(公告)日：2009-06-11
申请号：KR1020070126016
申请日：2007-12-06
Applicant: 고려대학교 산학협력단
IPC: G06F7/52
Abstract: A finite field bit-parallel multiplier using redundant expressions and a method therefor are provided to reduce the spatial complexity as efficiently operating in the exponential multiplication environment. A subtraction matrix generating unit(100) generates a subtraction matrix by performing the subtraction process of a matrix which is defined to perform the polynomial multiplication. The matrix consists of polynomial coefficients of the first element which is expressed through the redundant representation. An inner product unit(110) inner-products a matrix of the second element and the subtraction matrix generated by the subtraction matrix generating unit. The matrix of the second element has polynomial coefficients which are expressed through polynomial basis the as components.
Abstract translation: 提供了一种使用冗余表达式的有限域位并行乘法器及其方法，以便在指数乘法环境中有效地降低空间复杂度。 减法矩阵生成单元（100）通过执行被定义为执行多项式乘法的矩阵的减法处理来生成减法矩阵。 矩阵由通过冗余表示表示的第一元素的多项式系数组成。 内部产品单元（110）内部产生第二元素的矩阵和由减法矩阵生成单元生成的减法矩阵。 第二元素的矩阵具有通过多项式表示的多项式系数作为分量。
-
公开(公告)号：KR100874706B1
公开(公告)日：2008-12-18
申请号：KR1020070009901
申请日：2007-01-31
Applicant: 고려대학교 산학협력단 , 한국정보보호진흥원
IPC: G06F15/00
Abstract: An encryption method is provided to protect information efficiently and safely in an application environment requiring ultra lightweight and low power consumption by using very simple structure like XOR, addition, and cyclic transition. A whitening key and a sub key are generated by receiving a master key. A plain sentence is received and converted into an initial round function value(120) by using the whitening key. A plurality of round functions are processed by using the initial round function value and the sub key. An encrypted sentence is generated by using the round function value, which is generated by processing the round functions, and the whitening key. The master key comprises eight sub master keys, the length of the sub master key is eight bits, and the length of the master key is 16 bits. The master key is formed by connecting the sub master keys.
Abstract translation: 通过使用XOR，加法和循环转换等非常简单的结构，提供了一种加密方法，可在需要超轻量级和低功耗的应用环境中高效安全地保护信息。 通过接收主密钥来生成白化密钥和副密钥。 通过使用白化密钥接收纯语句并将其转换为初始轮函数值（120）。 通过使用初始轮函数值和子密钥来处理多个循环函数。 加密句子通过使用通过处理圆函数而生成的舍入函数值和白化密钥来生成。 主密钥包括8个子主密钥，子主密钥的长度为8位，主密钥的长度为16位。 主密钥由连接子主密钥形成。
-
公开(公告)号：KR1020080049266A
公开(公告)日：2008-06-04
申请号：KR1020060119654
申请日：2006-11-30
Applicant: 고려대학교 산학협력단
Abstract: A method for adding a redundant binary, the method for multiplying the redundant binary, a redundant binary adder, and a redundant binary multiplier are provided to offer an adder functioning as a combiner in an encryption system for securing data without carry transfer, and reduce spatial and time complexity. A first addition block(151) generates a first addition result comprising a carry, which is a binary value, and a sum, which is a negative number, by performing first addition adding a redundant binary for 'X' and the binary value of 'Y'. A second addition block(152) generates second first addition result comprising the carry, which is the negative number, and the sum, which is the binary value, by performing second addition adding the carry of a previous digit among the carries of the first addition, the sum of the first addition, and the negative number for 'Z'. 'i' bit of the redundant binary for 'X' comprises a symbol bit 'xi^s' and a bit value 'xi^v'.
Abstract translation: 提供了一种用于添加冗余二进制的方法，用于乘以冗余二进制的方法，冗余二进制加法器和冗余二进制乘法器，以在加密系统中提供用作组合器的加法器，用于在不进行传送的情况下保护数据，并且减少空间 和时间复杂性。 第一加法器块（151）通过执行第一加法来产生包括作为二进制值的进位和和的第一加法结果，该加法加上用于'X'的二进制值和' Y”。 第二加法器块（152）通过执行第二加法来产生包括作为负数的进位和作为二进制值的和的第二加法结果，该第二加法相加第一加法运算中的先前数字的进位 ，第一个加法的和和“Z”的负数。 “X”的冗余二进制位的'i'位包括符号位'xi ^ s'和位值'xi ^ v'。
-
-
-
-
-
-
-
-
-
Search Results
111
records
(took 0.037 seconds)
