-
公开(公告)号：KR1020150080357A
公开(公告)日：2015-07-09
申请号：KR1020130169461
申请日：2013-12-31
Applicant: 삼성전자주식회사
CPC classification number: A47L15/4221 , A47L15/16 , A47L15/4282
Abstract: 세척효율이향상되도록개선된구조를가지는식기세척기를개시한다. 식기세척기는본체, 상기본체의내부에마련되는세척조, 상기세척조의개방된일 측을개폐하는도어, 상기세척조의다른일 측에고정되어세척수를분사하는고정노즐, 상기세척조의내부를이동하며상기고정노즐에서분사된세척수를상기식기측으로반사시키는베인(VANE) 및상기베인의이동을안내하는레일어셈블리(RAIL ASSEMBLY)를포함하고, 상기베인은상기고정노즐에서분사된세척수의이동방향을전환시킬수 있도록상기레일어셈블리에회전가능하게결합되는것을특징으로한다.
Abstract translation: 在本发明中，公开了一种洗碗机，包括主体; 一个安装在主体上的洗衣槽; 打开和关闭洗涤槽的一个开口侧的门; 固定喷嘴，其固定在洗涤槽的另一侧以喷射洗涤水; 叶片，其能够在洗涤槽中移动以将从固定喷嘴喷射的洗涤水反射到餐盘侧; 以及轨道组件，其引导徒劳的运动，其中叶片连接到轨道组件并被旋转以切换从固定喷嘴喷射的洗涤水的移动方向。
-
公开(公告)号：KR1020150072517A
公开(公告)日：2015-06-30
申请号：KR1020130159550
申请日：2013-12-19
Applicant: 삼성전자주식회사
CPC classification number: G11C16/26 , G11C11/5642 , G11C16/3418 , G11C16/3495 , G11C29/52 , G11C29/56
Abstract: 본발명에따른불휘발성메모리장치는행들과열들로배열되고멀티-레벨메모리셀들을갖는메모리셀 어레이, 상기메모리셀 어레이의선택된행에복수의읽기전압들을제공하는전압발생기, 그리고상기복수의읽기전압들을사용하여복수의페이지읽기동작들을수행하는제어로직을포함하고, 상기제어로직은상기복수의읽기전압들중 오류비트발생빈도에따라적어도둘 이상의읽기전압들을상기복수의페이지읽기동작들중 적어도하나의페이지읽기동작에서동시에사용하지않는다.
Abstract translation: 根据本发明的非易失性存储器件包括以行和列排列并包括多级存储器单元的存储单元阵列，向存储单元阵列的选定行提供多个读取电压的电压发生器，以及 控制逻辑，其使用读取的电压执行多个页面读取操作。 根据错误位产生频率，控制逻辑在读取操作中的至少一个寻呼操作中同时不使用读取电压中的至少两个读取电压。
-
83.发明公开불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 불휘발성 메모리 시스템 및 불휘발성 메모리 시스템의 동작 방법 审中-实审非易失性存储器件，非易失性存储器系统，包括非易失性存储器件和非易失性存储器系统的操作方法
公开(公告)号：KR1020150044264A
公开(公告)日：2015-04-24
申请号：KR1020130123449
申请日：2013-10-16
Applicant: 삼성전자주식회사
CPC classification number: G11C16/14 , G11C11/56 , G11C16/0483 , G11C16/08 , G11C16/26 , G11C16/3418 , G11C16/3445
Abstract: 본발명의실시예에따른복수의메모리셀들을포함하는메모리시스템의동작방법은제 1 동작모드를기반으로동작하는상기복수의메모리셀들중 일부의동작모드를제 2 동작모드로변경하는단계; 및상기동작모드가변경될때, 변경소거조건을기반으로상기동작모드가변경된메모리셀들에대하여변경소거동작을수행하는단계를포함하고, 상기제 1 동작모드로동작시제 1 소거조건을기반으로노멀소거동작이수행되고, 상기제 2 동작모드로동작시제 2 소거조건을기반으로노멀소거동작이수행되며, 상기변경소거조건은상기제 1 및제 2 소거조건들중 적어도하나와다른소거조건이다.
Abstract translation: 根据本发明的实施例，包括多个存储单元的存储系统的操作方法包括以下步骤：将在第一操作模式中操作的存储单元的部分组的操作模式切换到第二操作模式; 并且当所述操作模式改变时，基于切换取消条件，对在所述切换操作模式下操作的所述存储单元执行切换取消操作。 当存储单元在第一操作模式下操作时，基于第一消除条件执行正常的取消操作。 当存储单元在第二操作模式下操作时，基于第二消除条件执行正常的取消操作。 开关取消条件与第一和第二取消条件中的至少一个不同。
-
公开(公告)号：KR1020150020431A
公开(公告)日：2015-02-26
申请号：KR1020130096566
申请日：2013-08-14
Applicant: 삼성전자주식회사
IPC: G11C16/10
CPC classification number: G11C16/3459 , G11C16/0483 , G11C16/08 , G11C16/10
Abstract: 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법은: 디폴트 상태 오더링에 따라 데이터 래치들에 저장된 상태 데이터를 근거로 하여 제 N (N은 정수) 번째 프로그램 루프를 수행하는 단계; 상기 디폴트 상태 오더링을 변경할 필요가 있는 지를 판별하는 단계; 상기 디폴트 상태 오더링을 변경할 필요가 있다면, 상기 데이터 래치들에 저장된 상기 상태 데이터를 전체 혹은 일부 변경하는 단계; 및 상기 변경된 상태 데이터를 근거로 하여 제 N+1 번째 프로그램 루프를 수행하는 단계를 포함한다.
Abstract translation: 根据本发明的用于非易失性存储器件编程的方法包括以下步骤：根据默认状态顺序，基于存储在数据锁存器中的状态数据执行第N程序循环（N为整数）; 确定是否更改默认状态排序; 如果需要改变默认状态顺序，则完全或部分地改变存储在数据锁存器中的状态数据; 以及基于所述改变的状态数据执行第（N + 1）个程序循环。
-
85.发明公开
公开(公告)号：KR1020140133268A
公开(公告)日：2014-11-19
申请号：KR1020130053212
申请日：2013-05-10
Applicant: 삼성전자주식회사
IPC: G11C16/02 , H01L27/115 , H01L21/8247
CPC classification number: G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/16 , G11C16/3427 , H01L27/11582 , G11C16/02 , H01L21/823487 , H01L27/11578 , H01L29/7926
Abstract: 본 발명의 실시 예에 따른 3차원 플래시 메모리 장치는 접지 선택 라인과 메인 워드 라인 사이에 위치한 제 1 더미 워드 라인; 및 스트링 선택 라인과 상기 메인 워드 라인 사이에 위치한 제 2 더미 워드 라인을 포함한다. 여기에서, 상기 제 1 및 제 2 더미 워드 라인의 수는 서로 다르다. 상기 제 1 및 제 2 더미 워드 라인은 서로 다른 수를 가짐으로, 프로그램 동작 시에 프로그램 금지 셀의 부스팅 채널과 비트 라인 사이의 전계(Es)와 상기 부스팅 채널과 공통 소스 라인 사이의 전계(Eg)의 전계 차이(Es-Eg)를 줄일 수 있다.
Abstract translation: 根据本发明的一个实施例，一种三维快闪存储器件包括：布置在接地选择线和主字线之间的第一虚拟字线; 以及布置在弦选择线和主字线之间的第二伪字线。 第一和第二字线的数量不同。 第一和第二字线具有不同的数字，以减小升压通道与禁止程序禁止单元的位线之间的电场（Es）和电场（Eg）之间的电场差（Es-Eg） 在编程操作期间在升压通道和公共源极线之间。
-
Patent Agency Ranking
公开(公告)号：KR101448851B1
公开(公告)日：2014-10-13
申请号：KR1020080017409
申请日：2008-02-26
Applicant: 삼성전자주식회사
CPC classification number: G11C16/3418
Abstract: 비휘발성 메모리 장치에서의 프로그래밍 방법이 개시된다. 본 발명의 실시예에 따른 비휘발성 메모리 장치에서의 프로그램 방법은, 제 1 프로그램 펄스를 상기 비휘발성 메모리 장치의 대응되는 워드 라인에 인가하는 단계, 상기 제 1 프로그램 펄스와 다른 전압을 갖는 제 2 프로그램 펄스를 상기 워드 라인에 인가하는 단계 및 상기 워드 라인과 연결되는 비트 라인들 각각에, 상기 제 1 프로그램 펄스 또는 제 2 프로그램 펄스에 응답하여 프로그램되는 복수개의 비트값들 중 대응되는 메모리 셀에 프로그램하고자 하는 비트값에 따라 서로 다른 전압을 인가하는 단계를 구비하는 프로그램 동작을 수행한다. 본 발명에 따른 비휘발성 메모리 장치에서의 프로그램 방법은, 상기와 같은 프로그램 방법에 의해, 인접한 메모리 셀들 사이의 서로 다른 목표 프로그램 문턱 전압 및 전류치 차이에 따른 커플링 현상 및 프로그램 속도 저하를 개선할 수 있는 장점이 있다.
-
公开(公告)号：KR1020140119365A
公开(公告)日：2014-10-10
申请号：KR1020130034532
申请日：2013-03-29
Applicant: 삼성전자주식회사
CPC classification number: G11C16/10 , G11C7/04 , G11C16/0483 , G11C16/08 , G11C16/3427
Abstract: A method to drive a non-volatile memory device, having a plurality of strings formed by penetrating word lines in a panel shape piled on a substrate, includes the steps of: receiving a program order and an address; changing the number of adjacent zones among multiple zones composed by non-selective word lines by the positions of selective word lines corresponding to the inputted address; and authorizing voltages of different zones including the adjacent zones and the other zones.
Abstract translation: 一种用于驱动非易失性存储器件的方法，所述非易失性存储器件具有穿过堆叠在衬底上的面板形状的字线形成的多个串，包括以下步骤：接收程序顺序和地址; 通过与输入的地址相对应的选择字线的位置来改变由非选择性字线组成的多个区域中的相邻区域的数量; 并授权包括相邻区域和其他区域在内的不同区域的电压。
-
公开(公告)号：KR1020140104186A
公开(公告)日：2014-08-28
申请号：KR1020130018062
申请日：2013-02-20
Applicant: 삼성전자주식회사
CPC classification number: G11C16/10 , G11C16/0483 , G11C16/26 , G11C16/3427 , G11C16/3459
Abstract: The presented memory system comprises at least one non-volatile memory device which includes memory blocks where multiple strings connected to one bit line are vertically formed on a substrate; and a memory controller which controls at least one of the non-volatile memory devices. At least one of the non-volatile memory devices includes a free pulse controller which controls a free pulse according to information on the mode of the free pulse.
Abstract translation: 所呈现的存储器系统包括至少一个非易失性存储器件，其包括其中连接到一个位线的多个串在衬底上垂直形成的存储器块; 以及控制至少一个非易失性存储器件的存储器控制器。 非易失性存储器件中的至少一个包括自由脉冲控制器，其根据关于自由脉冲的模式的信息来控制自由脉冲。
-
公开(公告)号：KR1020140099999A
公开(公告)日：2014-08-14
申请号：KR1020130012514
申请日：2013-02-04
Applicant: 삼성전자주식회사
CPC classification number: G11C16/10 , G11C11/5628 , G11C16/22
Abstract: A memory system according to an embodiment of the present invention comprises a nonvolatile memory device which programs multi-bit data in one memory cell during one program cycle, and a memory controller which controls the nonvolatile memory device to program memory cells connected to a selected row of the nonvolatile memory device in either a first program mode or a second program mode depending on a write command. In the first program mode, a maximum number of logic pages which can be stored in the memory cells are stored. In the second program mode, one or more logic pages less than the maximum number are stored in the memory cells depending on a voltage bias difference from that of the first program mode.
Abstract translation: 根据本发明的实施例的存储器系统包括在一个程序周期期间在一个存储器单元中编程多位数据的非易失性存储器件，以及控制非易失性存储器件以编程连接到选定行的存储单元的存储器控制器 的非易失性存储器件以第一编程模式或第二程序模式依赖于写命令。 在第一程序模式中，存储可存储在存储器单元中的最大逻辑页数。 在第二编程模式中，根据与第一编程模式的电压偏差的差异，存储器单元中存储小于最大数量的一个或多个逻辑页面。
-
公开(公告)号：KR101391362B1
公开(公告)日：2014-05-07
申请号：KR1020080071758
申请日：2008-07-23
Applicant: 삼성전자주식회사
Inventor： 박기태
CPC classification number: G11C11/5642 , G06F11/1068 , G11C16/28 , G11C16/3418 , G11C16/3431 , G11C29/00 , G11C2211/5634
Abstract: 본발명의실시예에따른불휘발성메모리장치의읽기방법은 ECC 블록을이용하여상기불휘발성메모리장치의데이터를수정하는단계; 상기데이터가상기 ECC 블록에의하여수정되지않는경우, 복수의메모리셀에저장된레퍼런스데이터를읽고상기복수의메모리셀의문턱전압분포를알아내는단계; 및상기문턱전압분포를통해상기불휘발성메모리장치의읽기전압레벨을조절하는단계를포함한다. 따라서, 본발명은테일비트가있어도변경된읽기전압의레벨(ARL)을설정할수 있고, 블록마다최적화된읽기전압레벨을설정할수 있다.
-
-
-
-
-
-
-
-
-
Search Results
287
records
(took 0.037 seconds)
