-
公开(公告)号：KR1020170035151A
公开(公告)日：2017-03-30
申请号：KR1020150133880
申请日：2015-09-22
Applicant: 삼성전자주식회사
CPC classification number: G11C16/08 , G11C8/08 , G11C8/10 , G11C8/12 , G11C16/0483 , G11C16/20 , G11C16/24
Abstract: 사이즈를감소시킨로우디코더및 이를포함하는메모리장치가개시된다. 본발명의기술적사상에따른반도체메모리장치의로우디코더는, 고전압인가노드와블록워드라인사이에연결되어상기블록워드라인을프리차지하며, 어드레스를디코딩함과함께블록선택전압의전달경로를형성하는하나이상의디코딩트랜지스터들을포함하는디코딩및 프리차지부및 상기블록워드라인에인가되는블록선택전압에응답하여, 하나이상의로우구동전압들을로우라인들로전달하는패스트랜지스터블록을구비하고, 상기패스트랜지스터블록의스위칭에따라상기블록선택전압이부스팅되는것을특징으로한다.
Abstract translation: 公开了一种尺寸减小的行译码器和包括该译码器的存储器件。 根据本发明的技术构思的半导体存储器件的行解码器连接在高电压施加节点和块字线之间以预充电块字线并解码地址并形成块选择电压的传输路径 解码和预充电部分，包括一个或多个解码晶体管和传输晶体管块，用于响应于施加到块字线的块选择电压而将一个或多个行驱动电压传输到行线， 块选择电压根据块选择电压的切换而升压。
-
公开(公告)号：KR1020070026929A
公开(公告)日：2007-03-09
申请号：KR1020050079158
申请日：2005-08-29
Applicant: 삼성전자주식회사
IPC: H01L29/78
CPC classification number: H01L21/2018 , H01L29/66772
Abstract: A method for manufacturing a stack type semiconductor device is provided to improve an electrical reliability by preventing the generation of voids using a spacer formed at sidewalls of a second opening of a second insulating pattern. A gate structure(109) is formed on a substrate(100). A first insulating pattern(112) with first openings is formed on the resultant structure. A seed pattern(116) made of single crystal silicon is formed in the first openings. A second insulating pattern(114) with second openings(118) for exposing the first insulating pattern to the outside is formed on the resultant structure. A spacer(122) is formed at sidewalls of each second opening of the second insulating pattern. A single crystal silicon pattern(124) is filled in the second opening.
Abstract translation: 提供一种用于制造叠层型半导体器件的方法，以通过使用形成在第二绝缘图案的第二开口的侧壁处的间隔件来产生空隙来提高电可靠性。 栅极结构（109）形成在衬底（100）上。 在所得结构上形成具有第一开口的第一绝缘图案（112）。 在第一开口中形成由单晶硅制成的种子图案（116）。 具有用于将第一绝缘图案暴露于外部的第二开口（118）的第二绝缘图案（114）形成在所得结构上。 在第二绝缘图案的每个第二开口的侧壁处形成间隔物（122）。 单晶硅图案（124）填充在第二开口中。
-
-
-
公开(公告)号：KR1020170114349A
公开(公告)日：2017-10-16
申请号：KR1020160040942
申请日：2016-04-04
Applicant: 삼성전자주식회사 , 연세대학교 산학협력단
CPC classification number: G11C16/10 , G11C11/5628 , G11C16/0466 , G11C16/0483 , G11C16/24 , G11C16/3459
Abstract: 불휘발성메모리장치및 그것의프로그램방법에대하여개시된다. 불휘발성메모리장치의프로그램방법은, 프로그램전압레벨과선택된워드라인과비선택된워드라인들사이의커플링율에기초하여결정되는디스차아지전압을이용한다. 불휘발성메모리장치는, 복수의메모리셀들에연결된워드라인들중 비선택된워드라인들로제1 및제2 패스전압을순차적으로인가하고, 워드라인들중 선택된워드라인으로프로그램전압을인가한후 프로그램전압보다낮은디스차아지전압을인가하고프로그램전압을재인가하는방법으로프로그램동작을수행한다.
Abstract translation: 公开了一种非易失性存储器件及其编程方法。 非易失性存储器件的编程方法利用基于编程电压电平和选定字线与未选字线之间的耦合率确定的放电电压。 非易失性存储器件顺序地将第一和第二通过电压施加到连接到多个存储器单元的字线当中的未选字线，将编程电压施加到字线中的所选字线， 编程操作通过施加较低的放电电压并重新施加编程电压来执行。
-
Patent Agency Ranking
公开(公告)号：KR1020170065240A
公开(公告)日：2017-06-13
申请号：KR1020150171434
申请日：2015-12-03
Applicant: 삼성전자주식회사
Abstract: 비휘발성메모리장치의프로그램방법이개시된다. 본개시의실시예에따른비휘발성메모리장치의프로그램방법은, 메모리셀들의적어도일부를타겟상태로프로그램하도록설정되는 1차프로그램전압을기초로상기메모리셀들을프로그램하는단계; 상기메모리셀들의문턱전압산포에따라판단되는상기메모리셀들의프로그램속도에기초하여, 상기메모리셀들을문턱전압산포폭이서로다른, 복수의셀 그룹으로구분하는단계; 상기복수의셀 그룹간의문턱전압차이에기초하여설정되는복수의 2차프로그램전압을기초로, 상기복수의셀 그룹중 상기타겟상태로프로그램된제1 셀그룹을제외한다른셀 그룹들을상기타겟상태로재프로그램하는단계를포함한다.
Abstract translation: 公开了一种非易失性存储器件的编程方法。 根据本公开的实施例的非易失性存储器件的编程方法包括：基于被设置为将至少一部分存储器单元编程为目标状态的主编程电压对存储器单元进行编程; 基于根据存储器单元的阈值电压分布确定的存储器单元的编程率，将存储器单元划分为具有不同阈值电压扩展宽度的多个单元组; 基于基于多个单元组之间的阈值电压差而设置的多个次级编程电压，将多个单元组当中的，以目标状态编程的第一单元组之外的多个单元组设置为目标状态 并重新编程。
-
公开(公告)号：KR1020150072517A
公开(公告)日：2015-06-30
申请号：KR1020130159550
申请日：2013-12-19
Applicant: 삼성전자주식회사
CPC classification number: G11C16/26 , G11C11/5642 , G11C16/3418 , G11C16/3495 , G11C29/52 , G11C29/56
Abstract: 본발명에따른불휘발성메모리장치는행들과열들로배열되고멀티-레벨메모리셀들을갖는메모리셀 어레이, 상기메모리셀 어레이의선택된행에복수의읽기전압들을제공하는전압발생기, 그리고상기복수의읽기전압들을사용하여복수의페이지읽기동작들을수행하는제어로직을포함하고, 상기제어로직은상기복수의읽기전압들중 오류비트발생빈도에따라적어도둘 이상의읽기전압들을상기복수의페이지읽기동작들중 적어도하나의페이지읽기동작에서동시에사용하지않는다.
Abstract translation: 根据本发明的非易失性存储器件包括以行和列排列并包括多级存储器单元的存储单元阵列，向存储单元阵列的选定行提供多个读取电压的电压发生器，以及 控制逻辑，其使用读取的电压执行多个页面读取操作。 根据错误位产生频率，控制逻辑在读取操作中的至少一个寻呼操作中同时不使用读取电压中的至少两个读取电压。
-
公开(公告)号：KR1020150031381A
公开(公告)日：2015-03-24
申请号：KR1020130110646
申请日：2013-09-13
Applicant: 삼성전자주식회사
CPC classification number: G11C16/3459 , G11C11/5628 , G11C16/0483
Abstract: 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 프로그램 방법은, 선택된 메모리 셀들의 워드 라인에 제 1 검증 전압 및 제 2 검증 전압을 인가하여 메모리 셀들 각각의 문턱 전압을 식별하는 단계, 상기 제 1 검증 전압보다 낮은 문턱 전압을 갖는 제 1 메모리 셀의 워드 라인에 제 1 펄스를 인가하는 단계, 그리고 상기 제 1 검증 전압 이상이고 상기 제 2 검증 전압보다 낮은 문턱 전압을 갖는 제 2 메모리 셀의 워드 라인에 상기 제 1 프로그램 펄스보다 특정 레벨 낮은 제 2 펄스를 인가하는 단계를 포함하되, 상기 제 1 펄스와 상기 제 2 펄스 구간에서 상기 제 1 메모리 셀과 상기 제 2 메모리 셀은 동일한 레벨의 프로그램 비트 라인 전압으로 셋업된다.
Abstract translation: 本发明的目的是提供一种能够提高阈值电压分布的非易失性存储器件及其编程方法。 根据本发明的实施例，一种用于非易失性存储器件编程的方法包括以下步骤：将第一验证电压和第二验证电压施加到所选存储器单元的字线，以识别每个存储器的阈值电压 细胞; 将第一脉冲施加到具有低于所述第一验证电压的阈值电压的第一存储单元的字线; 以及将低于第一编程脉冲的第二脉冲施加到具有大于或等于第一验证电压并低于第二验证电压的阈值电压的第二存储器单元的字线的第一存储单元 并且第二存储单元在第一脉冲部分和第二脉冲部分中被设置为具有相同电平的编程位线电压。
-
公开(公告)号：KR1020080036465A
公开(公告)日：2008-04-28
申请号：KR1020060103092
申请日：2006-10-23
Applicant: 삼성전자주식회사
IPC: B24B37/11 , B24D3/00 , H01L21/304 , B24B37/04
Abstract: An apparatus of attaching a polishing pad is provided to install a table contact body, a support for the table contact body and a pad supporting member on which the polishing pad is mounted such that the attachment precision of the polishing pad is improved. An apparatus(200) of attaching a polishing pad comprises a table contact body(210), a plurality of supports(220) for supporting the table contact body and a pad supporting member(230). The table contact member makes contact with a side of a rotation table(130). The support is provided on the table contact body such that the support vertically moves with respect to the table contact body. The pad supporting member is detachably installed on the table contact body. A polishing pad is mounted on the pad supporting member.
Abstract translation: 提供了一种安装抛光垫的装置，用于安装桌面接触体，用于桌子接触体的支撑件和安装有抛光垫的衬垫支撑构件，使得抛光垫的附着精度得到改善。 安装抛光垫的装置（200）包括台接触体（210），用于支撑桌接触体的多个支撑件（220）和垫支撑构件（230）。 台接触构件与旋转台（130）的一侧接触。 支撑件设置在桌子接触体上，使得支撑件相对于桌子接触体垂直移动。 垫支撑构件可拆卸地安装在桌子接触体上。 抛光垫安装在垫支撑构件上。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.026 seconds)
