Dispositif et procédé de calcul en mémoire

    公开(公告)号:FR3146231B1

    公开(公告)日:2025-03-21

    申请号:FR2301691

    申请日:2023-02-24

    Abstract: Dispositif et procédé de calcul en mémoire La présente description concerne un dispositif (2) comprenant des cellules mémoires (C'1) comprenant chacune une entrée de commande recevant une tension (V1_pwm) modulée en largeur d'impulsion et une sortie fournissant un courant (I1_pwm) dépendant de la tension de commande et d'un poids programmé dans la cellule. Un noeud (200) reçoit, pendant une première durée, les courants (I1_pwm) de plusieurs cellules (C'1). Un premier circuit (INT/ADC) fournit une sortie (V_n) déterminée par une quantité totale de courant (IS_pwm) reçue par ce noeud pendant la première durée. Pour chaque cellule de la pluralité de cellules (C'1), un deuxième circuit (PWM1) reçoit un mot numérique (V1_n) et fournit, pendant la première durée, la tension de commande (w1_pwm) de la cellule à un premier niveau uniquement pendant une deuxième durée déterminée par le mot numérique. Figure pour l'abrégé : Fig. 2

    Dispositif de mémoire du type à changement de phase et procédé de lecture d’un tel dispositif.

    公开(公告)号:FR3148861A1

    公开(公告)日:2024-11-22

    申请号:FR2304986

    申请日:2023-05-19

    Abstract: Une cellule-mémoire à changement de phase à lire (CEL) est associée à une cellule-mémoire de référence à changement de phase (CELR) placée dans un état initialisé, la cellule-mémoire de référence étant placée à côté de la cellule-mémoire et ayant une structure identique à celle de la cellule-mémoire. On applique une première tension sur la cellule-mémoire et on fait délivrer un premier courant par la cellule-mémoire. On applique une deuxième tension sur la cellule-mémoire de référence et on fait délivrer un deuxième courant par la cellule-mémoire de référence. Un amplificateur de lecture (AMP) est couplé à la cellule-mémoire et à la cellule-mémoire de référence et est configuré pour délivrer une information représentative de la valeur logique de la donnée en fonction des valeurs respectives du premier courant et du deuxième courant. Figure pour l’abrégé : Fig 2

    Architecture d’une mémoire non volatile

    公开(公告)号:FR3153461A1

    公开(公告)日:2025-03-28

    申请号:FR2310039

    申请日:2023-09-22

    Abstract: Architecture d'une mémoire non volatile La présente description concerne un mémoire non volatile (200) comprenant :- une première zone (202) comprenant une première pluralité d’éléments de stockage configurés pour stocker des valeurs associés à une première pluralité de neurones d’un réseau ;- une deuxième zone (202’) comprenant une deuxième pluralité d’éléments de stockage ;- un circuit de contrôle (208), configuré pour appliquer, à une pluralité de premiers chemins de lecture, une ou plusieurs premières valeurs d’entrée, chaque premier chemin de lecture comprenant l’une parmi les éléments de stockage de la première pluralité d’éléments ; - un circuit de calcul (212_1) configuré pour additionner des courants fournis par les premiers chemins pour générer un courant de sortie ; et- un circuit de programmation configuré pour convertir le courant de sortie en courant de programmation, et de programmer un élément de stockage de la deuxième pluralité d’éléments en utilisant ledit courant de programmation. Figure pour l'abrégé : Fig. 2

    Lecture d’un dispositif de mémoire non volatile multi-niveaux, en particulier à changement de phase, et dispositif de mémoire non volatile multi-niveaux

    公开(公告)号:FR3148862A1

    公开(公告)日:2024-11-22

    申请号:FR2304987

    申请日:2023-05-19

    Abstract: Procédé de gestion du fonctionnement d’une cellule-mémoire non volatile multi-niveaux, la cellule-mémoire (MLB) comportant N niveaux, N étant pair et supérieur à deux, correspondant respectivement à N données logiques susceptibles d’être stockées dans la cellule-mémoire et à N plages de courants de lecture correspondantes, le procédé comprenant une lecture de la donnée stockée dans la cellule-mémoire comportant des comparaisons successives d’un courant de lecture (Iread) délivré par la cellule-mémoire avec des courants de référence (Iref) choisis dans un jeu de de N-1 courants de référence ayant des valeurs respectivement situées entre deux plages successives différentes, à l’aide d’un algorithme dichotomique commençant par le courant de référence ayant la valeur médiane. Figure pour l’abrégé : Fig 1

Patent Agency Ranking