-
Patent Agency Ranking
公开(公告)号：CN110177423A
公开(公告)日：2019-08-27
申请号：CN201910125739.8
申请日：2019-02-20
Applicant: 拉碧斯半导体株式会社
IPC: H05K1/02
Abstract: 本发明提供能够减少从外部照射的噪声的影响的基板电路装置。基板电路装置具有：印刷布线基板；IC芯片，其载置于该基板的表面侧且至少具有一个接地端子；以及布线图案，其装配于该基板并向IC芯片的接地端子供给接地电位。布线图案装配在印刷布线基板的背面上。基板电路装置在存在于印刷布线基板的表面的IC芯片的安装区域内的位置，具有连接于布线图案且贯通印刷布线基板的至少一个导通孔。
-
公开(公告)号：CN108463048A
公开(公告)日：2018-08-28
申请号：CN201810151890.4
申请日：2018-02-14
Applicant: 拉碧斯半导体株式会社
IPC: H05K1/02
CPC classification number: H05K1/0216 , H05K1/0231 , H05K1/114 , H05K1/115 , H05K1/181 , H05K2201/09227 , H05K2201/09236 , H05K2201/10015 , H05K2201/10689 , H05K1/0218 , H05K2201/093
Abstract: 本发明提供能够减少从外部照射的噪声的影响的基板电路装置。基板电路装置具有：印刷布线基板；IC芯片，其载置于该基板的表面侧且至少具有一个接地端子；以及布线图案，其装配于该基板并向IC芯片的接地端子供给接地电位。布线图案装配在印刷布线基板的背面上。基板电路装置在存在于印刷布线基板的表面的IC芯片的安装区域内的位置，具有连接于布线图案且贯通印刷布线基板的至少一个导通孔。
-
公开(公告)号：CN110177423B
公开(公告)日：2024-02-27
申请号：CN201910125739.8
申请日：2019-02-20
Applicant: 拉碧斯半导体株式会社
IPC: H05K1/02
Abstract: 本发明提供能够减少从外部照射的噪声的影响的基板电路装置。基板电路装置具有：印刷布线基板；IC芯片，其载置于该基板的表面侧且至少具有一个接地端子；以及布线图案，其装配于该基板并向IC芯片的接地端子供给接地电位。布线图案装配在印刷布线基板的背面上。基板电路装置在存在于印刷布线基板的表面的IC芯片的安装区域内的位置，具有连接于布线图案且贯通印刷布线基板的至少一个导通孔。
-
公开(公告)号：CN108463048B
公开(公告)日：2022-04-15
申请号：CN201810151890.4
申请日：2018-02-14
Applicant: 拉碧斯半导体株式会社
IPC: H05K1/02
Abstract: 本发明提供能够减少从外部照射的噪声的影响的基板电路装置。基板电路装置具有：印刷布线基板；IC芯片，其载置于该基板的表面侧且至少具有一个接地端子；以及布线图案，其装配于该基板并向IC芯片的接地端子供给接地电位。布线图案装配在印刷布线基板的背面上。基板电路装置在存在于印刷布线基板的表面的IC芯片的安装区域内的位置，具有连接于布线图案且贯通印刷布线基板的至少一个导通孔。
-
公开(公告)号：CN103577374A
公开(公告)日：2014-02-12
申请号：CN201310345596.4
申请日：2013-08-09
Applicant: 拉碧斯半导体株式会社
Inventor： 新井健嗣
IPC: G06F13/42 , G06F1/12 , H03K19/096 , H04L7/00
CPC classification number: H04L27/066 , G06F1/12 , G06F13/42 , H03K3/35606 , H03K3/356156 , H03K19/0013 , H03K19/018521 , H03K19/096 , H03L7/00 , H04L7/00 , H04L7/0008 , H04L7/033
Abstract: 本发明涉及数据同步电路及半导体装置。本发明的目的在于，提供一种能抑制功耗及EMI的数据同步电路及半导体装置。本发明在通过根据输入时钟信号交替地进行对时钟线的电流送出及来自时钟线的电流引入而生成应供给到D触发器的内部时钟信号的时钟缓冲器内，设置有抑制对该时钟线的电流的送出量及引入量的电流抑制部。
-
-
-
-
Search Results
5
records
(took 0.03 seconds)
