印刷线路板
    1.
    发明公开

    公开(公告)号:CN102970821A

    公开(公告)日:2013-03-13

    申请号:CN201210317016.6

    申请日:2012-08-30

    Abstract: 一种印刷线路板,包括:芯基板,其包括绝缘性基材并具有贯通孔;第一导电电路,其形成在所述芯基板的第一表面上;第二导电电路,其形成在所述芯基板的第二表面上;以及通孔导体,其包括铜镀膜并形成在所述贯通孔中,使得所述通孔导体连接所述第一导电电路和所述第二导电电路。所述芯基板的绝缘性基材包括增强材料和树脂,所述芯基板的绝缘性基材在Z方向上的热膨胀系数被设置为大于或等于所述通孔导体的铜镀膜的热膨胀系数并且小于或等于23ppm,并且所述芯基板的绝缘性基材在XY方向上的热膨胀系数被设置为小于所述通孔导体的铜镀膜的热膨胀系数。

    多层印刷电路板和印刷电路板用测试体

    公开(公告)号:CN1930929A

    公开(公告)日:2007-03-14

    申请号:CN200580002466.4

    申请日:2005-01-17

    Abstract: 本发明提出了一种多层印刷电路板和印刷电路板用测试体,该多层印刷电路板在具有内层导体电路的基板上进一步通过树脂绝缘层而设有1层以上的外层导体电路,在基板内埋设有应变片,该应变片是电阻元件被由聚酰亚胺或热塑性树脂形成的树脂薄膜夹持而成的,与电阻元件相连接的电极从树脂薄膜中露出,该露出的电极与设置在基板上的导通孔电连接。通过这样的结构,即使因为冲击实验等而在树脂绝缘层上产生裂纹,也可通过树脂薄膜层阻止裂纹的扩展,构成应变片的电阻元件不会破损。并且不仅可以正确测定基板表面的应变信息、还可以正确测定所期望的位置的应变信息,而且可以正确测定负载在基板上的实际应力。

    印刷线路板
    3.
    发明授权

    公开(公告)号:CN102970821B

    公开(公告)日:2016-04-20

    申请号:CN201210317016.6

    申请日:2012-08-30

    Abstract: 一种印刷线路板,包括:芯基板,其包括绝缘性基材并具有贯通孔;第一导电电路,其形成在所述芯基板的第一表面上;第二导电电路,其形成在所述芯基板的第二表面上;以及通孔导体,其包括铜镀膜并形成在所述贯通孔中,使得所述通孔导体连接所述第一导电电路和所述第二导电电路。所述芯基板的绝缘性基材包括增强材料和树脂,所述芯基板的绝缘性基材在Z方向上的热膨胀系数被设置为大于或等于所述通孔导体的铜镀膜的热膨胀系数并且小于或等于23ppm,并且所述芯基板的绝缘性基材在XY方向上的热膨胀系数被设置为小于所述通孔导体的铜镀膜的热膨胀系数。

    刚挠性电路板
    5.
    发明公开

    公开(公告)号:CN1765161A

    公开(公告)日:2006-04-26

    申请号:CN200480007937.6

    申请日:2004-04-16

    CPC classification number: H05K3/4691 H05K3/4614 H05K3/462 H05K2203/1189

    Abstract: 本发明提供一种刚挠性电路板,其中,刚挠性电路板通过绝缘性粘接剂使刚性基板与挠性基板叠合一体化,该刚性基板与挠性基板至少在相互叠合的部分具有包含连接用电极焊盘的导体层,而且刚性基板与挠性基板的连接用电极焊盘相互通过贯通绝缘性粘接剂设置的块状导电体进行电和物理连接并一体化,廉价而且容易地提供实现了高频区域的电感的降低、信号延迟的防止、及噪声的减少、连接可靠性优良的刚挠性电路板。

    刚挠性电路板
    7.
    发明授权

    公开(公告)号:CN1765161B

    公开(公告)日:2011-06-22

    申请号:CN200480007937.6

    申请日:2004-04-16

    CPC classification number: H05K3/4691 H05K3/4614 H05K3/462 H05K2203/1189

    Abstract: 本发明提供一种刚挠性电路板,其中,刚挠性电路板通过绝缘性粘接剂使刚性基板与挠性基板叠合一体化,该刚性基板与挠性基板至少在相互叠合的部分具有包含连接用电极焊盘的导体层,而且刚性基板与挠性基板的连接用电极焊盘相互通过贯通绝缘性粘接剂设置的块状导电体进行电和物理连接并一体化,廉价而且容易地提供实现了高频区域的电感的降低、信号延迟的防止、及噪声的减少、连接可靠性优良的刚挠性电路板。

    多层印刷电路板和印刷电路板用测试体

    公开(公告)号:CN100496196C

    公开(公告)日:2009-06-03

    申请号:CN200580002466.4

    申请日:2005-01-17

    Abstract: 本发明提出了一种多层印刷电路板和印刷电路板用测试体,该多层印刷电路板在具有内层导体电路的基板上进一步通过树脂绝缘层而设有1层以上的外层导体电路,在基板内埋设有应变片,该应变片是电阻元件被由聚酰亚胺或热塑性树脂形成的树脂薄膜夹持而成的,与电阻元件相连接的电极从树脂薄膜中露出,该露出的电极与设置在基板上的导通孔电连接。通过这样的结构,即使因为冲击实验等而在树脂绝缘层上产生裂纹,也可通过树脂薄膜层阻止裂纹的扩展,构成应变片的电阻元件不会破损。并且不仅可以正确测定基板表面的应变信息、还可以正确测定所期望的位置的应变信息,而且可以正确测定负载在基板上的实际应力。

Patent Agency Ranking