公开(公告)号：CN116711069A

公开(公告)日：2023-09-05

申请号：CN202280009768.8

申请日：2022-01-12

Applicant: 株式会社力森诺科

Inventor： 满仓一行 ,  大竹俊亮 ,  藤田广明 ,  岛冈伸治 ,  增子崇 ,  藏渕和彦

IPC: H01L23/12

Abstract: 本发明公开一种半导体装置的制造方法。该半导体装置的制造方法具备：准备基材的工序；准备分别具有连接端子的多个半导体元件的工序；准备设置有第1配线的带配线的基板的工序；将多个半导体元件配置于基材上的工序；用绝缘材料覆盖基材上的多个半导体元件的工序；以在用绝缘材料覆盖的多个半导体元件的连接端子的至少一部分上连接第1配线的方式，将带配线的基板配置于多个半导体元件内的至少1个半导体元件上的工序；以及在第1配线的周边制作第2配线的工序。第1配线具有比第2配线更微细的配线。

公开(公告)号：CN119173752A

公开(公告)日：2024-12-20

申请号：CN202480002352.2

申请日：2024-04-05

Applicant: 株式会社力森诺科

Inventor： 高桥正树 ,  大竹俊亮 ,  乃万裕一

IPC: G01N3/00 ,  G01N3/08 ,  G01N19/00

Abstract: 本发明涉及一种印刷线路板用基板的可靠性试验方法，所述印刷线路板用基板的可靠性试验方法使用纳米压痕仪测定在所述印刷线路板用基板产生裂纹的载荷。