公开(公告)号：CN116711069A

公开(公告)日：2023-09-05

申请号：CN202280009768.8

申请日：2022-01-12

Applicant: 株式会社力森诺科

Inventor： 满仓一行 ,  大竹俊亮 ,  藤田广明 ,  岛冈伸治 ,  增子崇 ,  藏渕和彦

IPC: H01L23/12

Abstract: 本发明公开一种半导体装置的制造方法。该半导体装置的制造方法具备：准备基材的工序；准备分别具有连接端子的多个半导体元件的工序；准备设置有第1配线的带配线的基板的工序；将多个半导体元件配置于基材上的工序；用绝缘材料覆盖基材上的多个半导体元件的工序；以在用绝缘材料覆盖的多个半导体元件的连接端子的至少一部分上连接第1配线的方式，将带配线的基板配置于多个半导体元件内的至少1个半导体元件上的工序；以及在第1配线的周边制作第2配线的工序。第1配线具有比第2配线更微细的配线。

公开(公告)号：CN116368609A

公开(公告)日：2023-06-30

申请号：CN202080104584.0

申请日：2020-07-28

Applicant: 株式会社力森诺科

Inventor： 鸟羽正也 ,  藏渕和彦 ,  增子崇 ,  满仓一行

IPC: H01L23/12

Abstract: 本发明所涉及的布线基板的制造方法包括：(A)在支撑基板上形成第1绝缘材料层的工序；(B)在第1绝缘材料层形成第1开口部的工序；(C)在第1绝缘材料层上形成种子层的工序；(D)在种子层的表面上设置抗蚀剂图案的工序；(E)形成包括焊盘和布线的布线部的工序；(F)去除抗蚀剂图案的工序；(G)去除种子层的工序；(H)对焊盘的表面实施第1表面处理的工序；(I)形成第2绝缘材料层的工序；(J)在第2绝缘材料层形成第2开口部的工序；(K)对焊盘的表面实施第2表面处理的工序；及(L)将第2绝缘材料层加热至第2绝缘材料层的玻璃化转变温度以上的温度的工序。