公开(公告)号：CN119096355A

公开(公告)日：2024-12-06

申请号：CN202380036148.8

申请日：2023-08-31

Applicant: 株式会社力森诺科

Inventor： 今津裕贵 ,  畠山惠一 ,  青山元雄 ,  姜东哲 ,  加藤祯明 ,  上野惠子 ,  平野寿枝 ,  松原弘明 ,  板垣圭 ,  鸟羽正也

IPC: H01L23/12 ,  H05K3/46

Abstract: 公开一种制造CoWoS‑L等半导体封装件的方法，其包括：准备中间结构体的步骤，所述中间结构体具有：基材，具有第一主面及其背面侧的第二主面；及再配线层，设置于第一主面上且具有绝缘树脂层及配线，所述中间结构体中，基材具有包含从第一主面贯穿至第二主面的贯穿部的树脂部，再配线层形成有具有贯穿部露出的底面的沟槽；及形成多个配线结构体的步骤，所述多个配线结构体具有沿着沟槽切断贯穿部从而被分割的基材。

公开(公告)号：CN116941029A

公开(公告)日：2023-10-24

申请号：CN202280017443.4

申请日：2022-03-04

Applicant: 株式会社力森诺科

Inventor： 松原弘明 ,  池田大助 ,  祖父江省吾 ,  小川纱瑛子

IPC: H01L23/12

Abstract: 半导体装置的制造方法具备：准备多个半导体元件的工序；准备支承部件的工序；以多个半导体元件的第2面朝向支承部件的方式将多个半导体元件安装于支承部件的工序；借由密封材料密封多个半导体元件的工序；从借由密封材料密封多个半导体元件的密封材料层去除支承部件的工序；在位于多个半导体元件的第2面侧的密封材料层的第2面贴合第1保护膜的工序；及将第1保护膜贴合于密封材料层之后，在位于多个半导体元件(10)的第1面侧的密封材料层的第1面形成再配线层的工序。

公开(公告)号：CN119096353A

公开(公告)日：2024-12-06

申请号：CN202380036145.4

申请日：2023-08-31

Applicant: 株式会社力森诺科

Inventor： 今津裕贵 ,  畠山惠一 ,  青山元雄 ,  姜东哲 ,  加藤祯明 ,  上野惠子 ,  平野寿枝 ,  松原弘明 ,  板垣圭 ,  鸟羽正也

IPC: H01L23/12 ,  H05K3/46

Abstract: 公开一种制造半导体封装件的方法，其包括：准备中间结构体的步骤，所述中间结构体具有：基材，具有第一主面及其背面侧的第二主面；及再配线层，设置于第一主面上，且具有绝缘树脂层及配线，所述中间结构体中，基材具有包含从第一主面贯穿至第二主面的贯穿部的树脂部，配线层形成有具有贯穿部露出的底面的沟槽；及形成多个配线结构体的步骤，所述多个配线结构体具有沿着沟槽切断贯穿部从而被分割的基材。

公开(公告)号：CN119096354A

公开(公告)日：2024-12-06

申请号：CN202380036147.3

申请日：2023-08-31

Applicant: 株式会社力森诺科

Inventor： 今津裕贵 ,  畠山惠一 ,  青山元雄 ,  姜东哲 ,  加藤祯明 ,  上野惠子 ,  平野寿枝 ,  松原弘明 ,  板垣圭 ,  鸟羽正也

IPC: H01L23/12 ,  H05K3/46

Abstract: 公开一种制造InFO‑L等半导体封装件的方法，其包括：准备中间结构体的步骤，所述中间结构体具有：基材，具有第一主面及其背面侧的第二主面；及再配线层，设置于第一主面上，且具有绝缘树脂层及配线，所述中间结构体中，基材具有包含从第一主面贯穿至第二主面的贯穿部的树脂部，再配线层形成有具有贯穿部露出的底面的沟槽；及形成多个配线结构体的步骤，所述多个配线结构体具有沿着沟槽切断贯穿部从而被分割的基材。

公开(公告)号：CN119073008A

公开(公告)日：2024-12-03

申请号：CN202280095323.6

申请日：2022-09-02

Applicant: 株式会社力森诺科

Inventor： 今津裕贵 ,  畠山惠一 ,  青山元雄 ,  姜东哲 ,  加藤祯明 ,  上野惠子 ,  平野寿枝 ,  松原弘明 ,  板垣圭 ,  鸟羽正也

IPC: H05K3/00 ,  H05K1/02 ,  H05K3/46

Abstract: 公开一种制造电子零件的方法，其包括：准备中间结构体的步骤，所述中间结构体具有：基材，具有第一主面及其背面侧的第二主面；及配线层，设置于第一主面上，且具有绝缘树脂层及配线，所述中间结构体中，基材具有包含从第一主面贯穿至第二主面的贯穿部的树脂部，配线层形成有具有贯穿部露出的底面的沟槽；及形成多个配线结构体的步骤，所述多个配线结构体具有沿着沟槽切断贯穿部从而被分割的基材。

公开(公告)号：CN119096352A

公开(公告)日：2024-12-06

申请号：CN202380036144.X

申请日：2023-08-30

Applicant: 株式会社力森诺科

Inventor： 青山元雄 ,  畠山惠一 ,  板垣圭 ,  平野寿枝 ,  加藤祯明 ,  上野惠子 ,  姜东哲 ,  松原弘明

IPC: H01L23/12 ,  H01L21/301 ,  H01L25/04 ,  H01L25/18 ,  H10B80/00

Abstract: 在本发明的半导体装置的制造方法中，首先准备结构体(200)，该结构体(200)具有形成有用于将表面分割成多个设置区域(65)的多个沟槽部(61)的中介层(60)、以及配置于各设置区域(65)上的半导体元件(202a、202b)。半导体元件(202a)为处理器，半导体元件(202b)为存储器。在该结构体(200)中，密封半导体元件(202a、202b)以使密封材料(8)插入各沟槽部(61)。然后，研磨中介层(60)的背面，以使插入各沟槽部(61)的密封材料(8)露出。之后，沿着沟槽部(61)切断密封材料(8)而使其单片化，从而获取多个半导体装置(201)。根据该方法，单片化时仅切断密封材料(8)，因此能够省略刀片变更而提高制造效率。