公开(公告)号：CN119452467A

公开(公告)日：2025-02-14

申请号：CN202480002368.3

申请日：2024-05-27

Applicant: 株式会社力森诺科

Inventor： 甲斐诚二 ,  畠山惠一 ,  蛯名直辉 ,  西本昌义 ,  诸崎友人 ,  岩永有辉启 ,  越野美春 ,  木村尚弘

IPC: H01L21/683

Abstract: 本发明的导电性压敏胶黏膜具备位于被黏合体侧的压敏胶黏剂层及基材层，其中，所述导电性压敏胶黏膜的表面电阻值为1×107Ω/□～1×1012Ω/□。

公开(公告)号：CN119452472A

公开(公告)日：2025-02-14

申请号：CN202480002385.7

申请日：2024-05-29

Applicant: 株式会社力森诺科

Inventor： 畠山惠一 ,  竹越正明 ,  豊岛刚树

IPC: H01L23/29 ,  H01L21/52 ,  H01L23/31

Abstract: 作为半导体装置的制造方法的一例，公开一种以将桥管芯(20)的连接端子朝上的状态(面朝上)搭载于再配线层等支撑体的方法。在该方法中，其特征为，在桥管芯的背面形成黏合层之前，形成树脂层(23)以使桥管芯(20)的半导体基板(21)上的多个端子电极(22)被热固性树脂膜(例如DAF)或热固性黏合剂覆盖。各桥管芯(20)通过夹头真空吸附经固化的树脂层(23)的整个表面，搭载于配线层(12)等支撑体，制作半导体装置。根据该方法，由于在通过夹头(C)吸附桥管芯(20)时能够吸附表面(23a)的整体，因此与避开端子电极仅在外缘吸附的方法相比，能够抑制桥管芯挠曲。此外，能够抑制拾取芯片时的芯片破裂和通过加热压接搭载时的空隙产生。

公开(公告)号：CN119096353A

公开(公告)日：2024-12-06

申请号：CN202380036145.4

申请日：2023-08-31

Applicant: 株式会社力森诺科

Inventor： 今津裕贵 ,  畠山惠一 ,  青山元雄 ,  姜东哲 ,  加藤祯明 ,  上野惠子 ,  平野寿枝 ,  松原弘明 ,  板垣圭 ,  鸟羽正也

IPC: H01L23/12 ,  H05K3/46

Abstract: 公开一种制造半导体封装件的方法，其包括：准备中间结构体的步骤，所述中间结构体具有：基材，具有第一主面及其背面侧的第二主面；及再配线层，设置于第一主面上，且具有绝缘树脂层及配线，所述中间结构体中，基材具有包含从第一主面贯穿至第二主面的贯穿部的树脂部，配线层形成有具有贯穿部露出的底面的沟槽；及形成多个配线结构体的步骤，所述多个配线结构体具有沿着沟槽切断贯穿部从而被分割的基材。

公开(公告)号：CN119096354A

公开(公告)日：2024-12-06

申请号：CN202380036147.3

申请日：2023-08-31

Applicant: 株式会社力森诺科

Inventor： 今津裕贵 ,  畠山惠一 ,  青山元雄 ,  姜东哲 ,  加藤祯明 ,  上野惠子 ,  平野寿枝 ,  松原弘明 ,  板垣圭 ,  鸟羽正也

IPC: H01L23/12 ,  H05K3/46

Abstract: 公开一种制造InFO‑L等半导体封装件的方法，其包括：准备中间结构体的步骤，所述中间结构体具有：基材，具有第一主面及其背面侧的第二主面；及再配线层，设置于第一主面上，且具有绝缘树脂层及配线，所述中间结构体中，基材具有包含从第一主面贯穿至第二主面的贯穿部的树脂部，再配线层形成有具有贯穿部露出的底面的沟槽；及形成多个配线结构体的步骤，所述多个配线结构体具有沿着沟槽切断贯穿部从而被分割的基材。

公开(公告)号：CN119073008A

公开(公告)日：2024-12-03

申请号：CN202280095323.6

申请日：2022-09-02

Applicant: 株式会社力森诺科

Inventor： 今津裕贵 ,  畠山惠一 ,  青山元雄 ,  姜东哲 ,  加藤祯明 ,  上野惠子 ,  平野寿枝 ,  松原弘明 ,  板垣圭 ,  鸟羽正也

IPC: H05K3/00 ,  H05K1/02 ,  H05K3/46

Abstract: 公开一种制造电子零件的方法，其包括：准备中间结构体的步骤，所述中间结构体具有：基材，具有第一主面及其背面侧的第二主面；及配线层，设置于第一主面上，且具有绝缘树脂层及配线，所述中间结构体中，基材具有包含从第一主面贯穿至第二主面的贯穿部的树脂部，配线层形成有具有贯穿部露出的底面的沟槽；及形成多个配线结构体的步骤，所述多个配线结构体具有沿着沟槽切断贯穿部从而被分割的基材。

公开(公告)号：CN119096352A

公开(公告)日：2024-12-06

申请号：CN202380036144.X

申请日：2023-08-30

Applicant: 株式会社力森诺科

Inventor： 青山元雄 ,  畠山惠一 ,  板垣圭 ,  平野寿枝 ,  加藤祯明 ,  上野惠子 ,  姜东哲 ,  松原弘明

IPC: H01L23/12 ,  H01L21/301 ,  H01L25/04 ,  H01L25/18 ,  H10B80/00

Abstract: 在本发明的半导体装置的制造方法中，首先准备结构体(200)，该结构体(200)具有形成有用于将表面分割成多个设置区域(65)的多个沟槽部(61)的中介层(60)、以及配置于各设置区域(65)上的半导体元件(202a、202b)。半导体元件(202a)为处理器，半导体元件(202b)为存储器。在该结构体(200)中，密封半导体元件(202a、202b)以使密封材料(8)插入各沟槽部(61)。然后，研磨中介层(60)的背面，以使插入各沟槽部(61)的密封材料(8)露出。之后，沿着沟槽部(61)切断密封材料(8)而使其单片化，从而获取多个半导体装置(201)。根据该方法，单片化时仅切断密封材料(8)，因此能够省略刀片变更而提高制造效率。

公开(公告)号：CN119096355A

公开(公告)日：2024-12-06

申请号：CN202380036148.8

申请日：2023-08-31

Applicant: 株式会社力森诺科

Inventor： 今津裕贵 ,  畠山惠一 ,  青山元雄 ,  姜东哲 ,  加藤祯明 ,  上野惠子 ,  平野寿枝 ,  松原弘明 ,  板垣圭 ,  鸟羽正也

IPC: H01L23/12 ,  H05K3/46

Abstract: 公开一种制造CoWoS‑L等半导体封装件的方法，其包括：准备中间结构体的步骤，所述中间结构体具有：基材，具有第一主面及其背面侧的第二主面；及再配线层，设置于第一主面上且具有绝缘树脂层及配线，所述中间结构体中，基材具有包含从第一主面贯穿至第二主面的贯穿部的树脂部，再配线层形成有具有贯穿部露出的底面的沟槽；及形成多个配线结构体的步骤，所述多个配线结构体具有沿着沟槽切断贯穿部从而被分割的基材。