公开(公告)号：CN100347559C

公开(公告)日：2007-11-07

申请号：CN200410049016.8

申请日：2004-06-11

Applicant: 松下电器产业株式会社 ,  株式会社瑞萨科技

Inventor： 山下恭司 ,  国清辰也 ,  渡边哲也 ,  金本俊几

IPC: G01R31/28 ,  G01R27/26 ,  H01L27/00 ,  H01L29/78

CPC classification number: G01R31/2884 ,  G01R31/2853

Abstract: 一种具有电容测量电路的半导体装置。在电容测量电路中，配置PMISFET(1、2、3)和NMISFET(4～9)。布线(W1、W2、W3)，在分别通过PMISFET(1、2、3)，经过充电用电压供给部，与电源端子盘(PST)连接的同时，还分别通过NMISFET(7、8、9)，经过电流取出部，与电流监测用端子盘(41)连接。再使电流监测用端子盘(41)与电流表(45)的探头接触，从而能测量电流(I)。实现了所需的端子盘数量少，而且能将3个以上的导体部件之间的电容(寄生电容)分离开后测量的电容测量电路。

公开(公告)号：CN1308697C

公开(公告)日：2007-04-04

申请号：CN200410003322.8

申请日：2004-01-20

Applicant: 株式会社瑞萨科技 ,  松下电器产业株式会社

Inventor： 国清辰也 ,  渡边哲也 ,  金本俊几 ,  山下恭司

IPC: G01R31/00 ,  H01L21/66

CPC classification number: G01R27/2605

Abstract: 本发明的电容值测定用电路中，PMOS晶体管(MP2)和NMOS晶体管(MN2)的漏极之间的端子(P2)与节点(N1)电连接，在节点(N1)和节点(N2)之间作为测定电容形成部形成了耦合电容(Cc)。节点(N2)经由端子(P2)与NOMS晶体管(MN3)连接到焊盘(58)，在POMS晶体管(MP1)和NMOS晶体管(MN1)的漏极之间的端子(P3)与节点(N3)相连。在节点(N3)上设置基准电容(Cref)作为伪电容。通过电流计(61)与电流计(62)分别测定从电源分别供给节点(N3)与节点(N1)的电流(Ir)与电流(It)，且通过电流计(63)测定从节点(N2)感应的流入接地电平的电流(Im)。从而，得到可将测定目标的电容成分分离后进行测定的CBCM用电路。

公开(公告)号：CN1577843A

公开(公告)日：2005-02-09

申请号：CN200410049016.8

申请日：2004-06-11

Applicant: 松下电器产业株式会社 ,  株式会社瑞萨科技

Inventor： 山下恭司 ,  国清辰也 ,  渡边哲也 ,  金本俊几

IPC: H01L27/00 ,  H01L29/78 ,  G01R31/30 ,  G01R31/316

CPC classification number: G01R31/2884 ,  G01R31/2853

Abstract: 本发明涉及半导体装置。在电容测量电路中，配置PMISFET(1、2、3)和NMISFET(4～9)。布线(W1、W2、W3)，在分别通过PMISFET(1、2、3)，经过充电用电压供给部，与电源端子盘(PST)连接的同时，还分别通过NMISFET(7、8、9)，经过电流取出部，与电流监测用端子盘(41)连接。再使电流监测用端子盘(41)与电流表(45)的探头接触，从而能测量电流(I)。实现了所需的端子盘数量少，而且能将3个以上的导体部件之间的电容(寄生电容)分离开后测量的电容测量电路。

公开(公告)号：CN1517716A

公开(公告)日：2004-08-04

申请号：CN200410003322.8

申请日：2004-01-20

Applicant: 株式会社瑞萨科技 ,  松下电器产业株式会社

Inventor： 国清辰也 ,  渡边哲也 ,  金本俊几 ,  山下恭司

IPC: G01R31/00 ,  H01L21/66

CPC classification number: G01R27/2605

Abstract: 本发明的电容值测定用电路中，PMOS晶体管(MP2)和NMOS晶体管(MN2)的漏极之间的端子(P2)与节点(N1)电连接，在节点(N1)和节点(N2)之间作为测定电容形成部形成了耦合电容(Cc)。节点(N2)经由端子(P2)与NOMS晶体管(MN3)连接到焊盘(58)，在POMS晶体管(MP1)和NMOS晶体管(MN1)的漏极之间的端子(P3)与节点(N3)相连。在节点(N3)上设置基准电容(Cref)作为伪电容。通过电流计(61)与电流计(62)分别测定从电源分别供给节点(N3)与节点(N1)的电流(Ir)与电流(It)，且通过电流计(63)测定从节点(N2)感应的流入接地电平的电流(Im)。从而，得到可将测定目标的电容成分分离后进行测定的CBCM用电路。

公开(公告)号：CN1967850A

公开(公告)日：2007-05-23

申请号：CN200610160429.2

申请日：2006-11-15

Applicant: 株式会社瑞萨科技

Inventor： 渡边哲也 ,  一法师隆志

IPC: H01L27/12 ,  H01L29/786

CPC classification number: H01L21/84 ,  H01L27/1203 ,  H01L29/78615

Abstract: 本发明提供可防止缺陷的发生和工作耐压的降低且不会在工作特性上产生偏差的半导体装置。PMOS晶体管(P1)中，源极/漏极区沿栅极宽度方向分割成4份，形成具有4个独立的源极区(12)的排列和4个独立的漏极区(13)的排列的结构。在4个源极区(12)间，设置部分槽隔离绝缘膜(PT)以与相对的整个侧面连接，该部分槽隔离绝缘膜(PT)配置成沿沟道纵向横穿并分割栅极(G1)的下方形成的沟道区。设置以较高浓度含有N型杂质的本体固定区(14)，以与源极区(12)的栅极(G1)的相反侧的侧面连接，形成从本体固定区(14)通过阱区(15)来固定本体区(11)的电位的结构。

公开(公告)号：CN101540324A

公开(公告)日：2009-09-23

申请号：CN200910128556.8

申请日：2009-03-18

Applicant: 株式会社瑞萨科技

Inventor： 前田敏 ,  关根康 ,  渡边哲也

IPC: H01L27/105 ,  H01L29/92 ,  H01L23/525

CPC classification number: H01L28/60 ,  H01L23/5223 ,  H01L27/0207 ,  H01L27/0629 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，在半导体衬底(1)上形成MIM型电容元件，该MIM型电容元件在布线(M1～M5)的梳状金属图案形成电极。电容元件的下方配置有为了防止CMP工序中的小凹坑的虚拟栅极图案的导体图案(8b)和作为虚拟有源区域的有源区域(1b)，所述导体图案(8b)和有源区域(1b)通过与由布线(M1～M5)构成的屏蔽用的金属图案的连接来连接到固定电位。并且，导体图案(8b)及有源区域(1b)不与布线(M1～M5)的梳状金属图案平面重合。由此能提高具有电容元件的半导体器件的性能。

公开(公告)号：CN1819216A

公开(公告)日：2006-08-16

申请号：CN200610004329.0

申请日：2006-01-24

Applicant: 株式会社瑞萨科技

Inventor： 金本俊几 ,  吉田真澄 ,  渡边哲也 ,  一法师隆志

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/76

Abstract: 本发明中在与作为所述PMOS晶体管(QP1)的漏极区域起作用的P型杂质层(P13)在Y方向上相接的分离区域，采用FTI结构。在作为主体区域起作用的N型杂质层(N14、N15、N16)分别经由N型杂质层(N17、N18、N19)且都经过N型杂质层(NL)连接到高电位线(VDL)。N型杂质层(N17、N18、N19)在PTI区域设于SOI衬底的绝缘层和元件分离绝缘膜之间。从而降低寄生于源极区域、漏极区域的结电容，并降低寄生于布线的电容。