公开(公告)号：CN109950225B

公开(公告)日：2023-03-24

申请号：CN201811573029.3

申请日：2018-12-21

Applicant: 瑞萨电子株式会社

Inventor： 中川和之 ,  土屋恵太 ,  佐藤嘉昭 ,  仮屋崎修一 ,  中条德男 ,  柳生正义 ,  植松裕

IPC: H01L23/498

Abstract: 半导体器件包括安装在布线衬底上方的半导体芯片。用于输入的信号布线和用于输出的信号布线被布置在布线衬底中的不同布线层中并且彼此重叠，用于输入的信号布线传输至半导体芯片的输入信号，用于输出的信号布线传输来自半导体芯片的输出信号。在布线衬底的厚度方向上，每个信号布线被夹置在被供给有参考电位的导体平面之间。在半导体芯片的前表面中，用于输入的信号电极和用于输出的信号电极布置在不同的行中。在用于输出的信号布线比用于输入的信号布线在布线衬底中位于更高层中的情况下，与用于输入的信号电极相比，用于输出的信号电极被布置在更靠近前表面的外边缘的行中。

公开(公告)号：CN108140616A

公开(公告)日：2018-06-08

申请号：CN201580083834.6

申请日：2015-10-15

Applicant: 瑞萨电子株式会社

Inventor： 中川和之 ,  土屋惠太 ,  佐藤嘉昭 ,  马场伸治

IPC: H01L23/12 ,  H01G2/06 ,  H01L25/00 ,  H05K3/46

CPC classification number: H01L23/642 ,  G01R31/2836 ,  H01G2/06 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/4871 ,  H01L22/12 ,  H01L23/12 ,  H01L23/16 ,  H01L23/3675 ,  H01L23/49822 ,  H01L23/49838 ,  H01L24/16 ,  H01L25/00 ,  H01L2224/16227 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2924/15311 ,  H01L2924/16195 ,  H01L2924/19041 ,  H01L2924/19103 ,  H01L2924/19105 ,  H01L2924/3511 ,  H05K3/46

Abstract: 半导体器件包含：布线基板，其具备第一面及上述第一面的相反侧的第二面；半导体芯片，其搭载于上述布线基板，并具备多个芯片电极；第一电容器，其在俯视时配置在与上述半导体芯片重叠的位置，且内置于上述布线基板；以及第二电容器，其在俯视时配置在上述第一电容器与上述布线基板的周缘部之间。另外，上述第二电容器以串联连接的方式插入于相对于上述半导体芯片输入或输出电信号的信号传送路径。

公开(公告)号：CN101996902B

公开(公告)日：2016-03-02

申请号：CN201010229575.2

申请日：2010-07-13

Applicant: 瑞萨电子株式会社

Inventor： 中川和之 ,  马场伸治 ,  山田聪 ,  辛岛崇

IPC: H01L21/60 ,  H01L21/48

CPC classification number: H05K3/3484 ,  H01L23/49811 ,  H01L23/49822 ,  H01L23/49827 ,  H01L24/13 ,  H01L24/16 ,  H01L24/32 ,  H01L24/81 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/75251 ,  H01L2224/75252 ,  H01L2224/75743 ,  H01L2224/81009 ,  H01L2224/81011 ,  H01L2224/8102 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/81801 ,  H01L2224/8191 ,  H01L2224/83907 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/15311 ,  H01L2924/16195 ,  H01L2924/351 ,  H05K3/4007 ,  H05K2201/10674 ,  H05K2203/0415 ,  H05K2203/043 ,  H01L2924/3512 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供了一种半导体器件的制造方法。其目的在于：提高倒装连接型半导体器件的可靠性。在倒装连接型BGA的组装过程中，在利用倒装连接对半导体芯片(1)进行焊接连接时，通过在布线基板(2)下表面(2b)一侧的焊盘(2j)的表面形成焊接预涂层(3)，焊盘(2j)就与作为外部端子的焊球成为焊接连接，因此，能够提高焊盘(2j)与所述焊球的连接部的耐冲击性，从而可提高所述BGA的可靠性。

公开(公告)号：CN109950225A

公开(公告)日：2019-06-28

申请号：CN201811573029.3

申请日：2018-12-21

Applicant: 瑞萨电子株式会社

Inventor： 中川和之 ,  土屋恵太 ,  佐藤嘉昭 ,  仮屋崎修一 ,  中条德男 ,  柳生正义 ,  植松裕

IPC: H01L23/498

Abstract: 半导体器件包括安装在布线衬底上方的半导体芯片。用于输入的信号布线和用于输出的信号布线被布置在布线衬底中的不同布线层中并且彼此重叠，用于输入的信号布线传输至半导体芯片的输入信号，用于输出的信号布线传输来自半导体芯片的输出信号。在布线衬底的厚度方向上，每个信号布线被夹置在被供给有参考电位的导体平面之间。在半导体芯片的前表面中，用于输入的信号电极和用于输出的信号电极布置在不同的行中。在用于输出的信号布线比用于输入的信号布线在布线衬底中位于更高层中的情况下，与用于输入的信号电极相比，用于输出的信号电极被布置在更靠近前表面的外边缘的行中。

公开(公告)号：CN108369941A

公开(公告)日：2018-08-03

申请号：CN201680069738.0

申请日：2016-02-10

Applicant: 瑞萨电子株式会社

Inventor： 中川和之 ,  寺岛克司 ,  土屋惠太 ,  佐藤嘉昭 ,  内田浩享 ,  萱岛祐治 ,  仮屋崎修一 ,  马场伸治

IPC: H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L2224/16225 ,  H01L2924/15174 ,  H01L2924/15192

Abstract: 一实施方式的半导体器件具有搭载于布线基板的第一半导体部件和第二半导体部件。上述第一半导体部件具有在与外部之间传输第一信号的第一端子以及在与上述第二半导体部件之间传输第二信号的第二端子。另外，上述第二半导体部件具有在与上述第一半导体部件之间传输上述第二信号的第三端子。另外，上述第一信号以比上述第二信号更高的频率来传输。另外，上述第一半导体部件的上述第二端子与上述第二半导体部件的上述第三端子经由上述第一布线构件电连接。另外，上述第一半导体部件的上述第一端子不经由上述第一布线构件而是经由第一凸块电极与上述布线基板电连接。

公开(公告)号：CN108140616B

公开(公告)日：2021-04-30

申请号：CN201580083834.6

申请日：2015-10-15

Applicant: 瑞萨电子株式会社

Inventor： 中川和之 ,  土屋惠太 ,  佐藤嘉昭 ,  马场伸治

IPC: H01L23/12 ,  H01G2/06 ,  H01L25/00 ,  H05K3/46

Abstract: 半导体器件包含：布线基板，其具备第一面及上述第一面的相反侧的第二面；半导体芯片，其搭载于上述布线基板，并具备多个芯片电极；第一电容器，其在俯视时配置在与上述半导体芯片重叠的位置，且内置于上述布线基板；以及第二电容器，其在俯视时配置在上述第一电容器与上述布线基板的周缘部之间。另外，上述第二电容器以串联连接的方式插入于相对于上述半导体芯片输入或输出电信号的信号传送路径。

公开(公告)号：CN105593986B

公开(公告)日：2018-10-19

申请号：CN201380079870.6

申请日：2013-09-27

Applicant: 瑞萨电子株式会社

Inventor： 下手义和 ,  马场伸治 ,  岩崎俊宽 ,  中川和之

IPC: H01L23/12 ,  H05K3/28

Abstract: 一种实施方式的半导体装置(SP1)，在配线基板2的基材层(2CR)与半导体芯片(3)之间层叠有与基材层紧贴的阻焊膜(第1绝缘层、SR1)以及与阻焊膜和半导体芯片紧贴的树脂体(第2绝缘层、4)。另外，阻焊膜的线膨胀系数在基材层的线膨胀系数以上，阻焊膜的线膨胀系数在树脂体的线膨胀系数以下，并且基材层的线膨胀系数小于树脂体的线膨胀系数。通过上述结构，能够抑制由温度循环负荷引起的半导体装置的损伤，提高可靠性。

公开(公告)号：CN108257945A

公开(公告)日：2018-07-06

申请号：CN201711461536.3

申请日：2017-12-28

Applicant: 瑞萨电子株式会社

Inventor： 佐藤嘉昭 ,  假屋崎修一 ,  中川和之

IPC: H01L23/64 ,  H01L23/498

CPC classification number: H01L23/49838 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/565 ,  H01L22/32 ,  H01L23/3157 ,  H01L23/367 ,  H01L23/3675 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49894 ,  H01L23/50 ,  H01L23/642 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/73 ,  H01L25/0655 ,  H01L2224/16227 ,  H01L2224/16265 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/33181 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19103 ,  H05K1/0231 ,  H05K1/0268 ,  H05K1/185 ,  H05K3/4602 ,  H05K2201/10015 ,  H01L2924/00014

Abstract: 一种改进了可靠性的半导体器件。该半导体器件包括：布线衬底，具有第一表面和与第一表面相对的第二表面；芯片电容器，置于布线衬底中，具有第一电极和第二电极；第一端子和第二端子，设置在第一表面上；以及第三端子，设置在第二表面上。该半导体器件还包括：第一传导路径，用于耦合第一端子和第三端子；第二传导路径，用于耦合第一端子和第一电极；第三传导路径，用于耦合第三端子和第一电极；以及第四传导路径，用于耦合第二端子和第一电极。

公开(公告)号：CN104465514A

公开(公告)日：2015-03-25

申请号：CN201410465189.1

申请日：2014-09-12

Applicant: 瑞萨电子株式会社

Inventor： 中川和之 ,  阿部俊一

IPC: H01L21/78 ,  B23K26/00 ,  B23K26/38

CPC classification number: H01L21/78 ,  H01L22/32 ,  H01L22/34 ,  H01L2223/54453 ,  H01L2223/5446 ,  H01L2223/54473 ,  H01L2223/5448 ,  H01L2224/02166 ,  H01L2224/05554

Abstract: 本发明涉及用于制造半导体器件的方法，提供了具有提高的可靠性的半导体器件。根据一种实施例的用于制造半导体器件的方法包括沿着划片区的延伸方向在布置于彼此相邻的两个芯片区之间的划片区内切割晶片的步骤。划片区在其内具有在多个列中的多个金属图形。在切割晶片的步骤中，形成于多个列内的一个或多个金属图形列被去除，并且与上述一个或多个列不同的列的金属图形没有被去除。

公开(公告)号：CN101226920B

公开(公告)日：2011-04-20

申请号：CN200810003531.0

申请日：2008-01-18

Applicant: 瑞萨电子株式会社

Inventor： 中川和之

IPC: H01L23/498 ,  H01L23/36

CPC classification number: H01L23/49838 ,  H01L21/4871 ,  H01L23/10 ,  H01L23/16 ,  H01L23/36 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/50 ,  H01L24/12 ,  H01L24/16 ,  H01L24/31 ,  H01L24/75 ,  H01L24/81 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/13022 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/75 ,  H01L2224/75743 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/81801 ,  H01L2224/92125 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/15311 ,  H01L2924/16152 ,  H01L2924/16195 ,  H01L2924/16251 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: 本发明的半导体器件具有布线衬底、半导体芯片、填充树脂、加强环、散热器、形成在布线衬底上并由空隙区域隔开的供电图案和布线层下表面过孔连接区、绝缘膜、布线层过孔连接区、过孔、形成在绝缘膜上并穿越空隙区域并连接布线层过孔连接区与半导体芯片的布线。布线层过孔连接区形成在半导体芯片与加强环之间，并且形成在离开半导体芯片对角线的延长线的1mm宽度的区域中。从布线层过孔连接区引出的布线的引出方向相对于半导体芯片对角线的延长线的角度为大于等于20°。