-
公开(公告)号：KR1020160069700A
公开(公告)日：2016-06-17
申请号：KR1020140175603
申请日：2014-12-09
Applicant: 경희대학교 산학협력단 , 고려대학교 산학협력단
IPC: F21V29/00 , F21V17/00 , F21Y101/02
CPC classification number: F21V29/00 , F21V17/00 , Y10S362/80
Abstract: 본발명은발광다이오드에서발생하는열을효과적으로방출(放出) 시킴에따라제품의효율과수명향상을도모할수 있도록한 발광다이오드조명기구및 그의제조방법을제공하기위한것이다. 이를위해본 발명은, 금속박막과; 상기금속박막에부착되며상면에회로패턴이형성된절연필름과; 상기절연필름위에실장되는발광다이오드와; 상기금속박막하부면에접합되어발광다이오드의구동시발생하는열을전달받아외부로방출시키게되는방열체;를포함하여구성되는발광다이오드를이용한조명기구가제공된다. 한편, 본발명은, 금속박막일체형절연필름을준비하는단계와; 상기금속박막일체형절연필름위에발광다이오드를실장하는단계와; 상기금속박막하면에발광다이오드의구동시발생하는열을상기금속박막을통해전달받아외부로보내는방열체를부착하는단계;를포함하여이루어지는발광다이오드를이용한조명기구제조방법이제공된다.
Abstract translation: 本发明提供使用发光二极管的照明装置，其能够通过有效地排出由发光二极管产生的热量和提高照明装置的制造方法，从而提高产品的效率和寿命。 为此，本发明提供了使用发光二极管的照明装置，包括：金属薄膜; 绝缘膜，其粘附到金属薄膜上，并且具有形成在绝缘膜的顶表面上的电路图案; 安装在绝缘膜上的发光二极管; 以及散热体，其与金属薄膜的底面结合，以接收当发光二极管被驱动时产生的热量并向外排放热量。 同时，本发明提供了使用发光二极管制造照明装置的方法，包括：准备与金属薄膜一体化的绝缘膜的步骤; 将发光二极管安装在与金属薄膜一体化的绝缘膜上的步骤; 以及安装散热体的步骤，其接收经由金属薄膜驱动发光二极管时产生的热量并将热量向外传输到金属薄膜的底表面。
-
公开(公告)号：KR1020060131250A
公开(公告)日：2006-12-20
申请号：KR1020050051535
申请日：2005-06-15
Applicant: 고려대학교 산학협력단
CPC classification number: H03L7/0814 , G06F1/04 , H03K5/135 , H03K5/1565
Abstract: An apparatus and a method of generating a digital clock signal irrespective of input signal duty rate is provided to reduce power consumption of a microprocessor which is driven at high speed at low voltage. A clock signal delay unit(200) delays a clock signal to generate plural clock signals having different phases. A digitizer(300) detects the phases of the delayed clock signals as a digital value at rising edge of flip-flop. A selection signal generating unit(400) detects clock edge, in which output signal values of the digitizer are shifted into different digital values, to generate a selection signal. A selection unit(500) selects a specific signal from the delay signals having the different phase.
Abstract translation: 提供了与输入信号占空比无关地生成数字时钟信号的装置和方法，以降低在低电压下以高速驱动的微处理器的功耗。 时钟信号延迟单元（200）延迟时钟信号以产生具有不同相位的多个时钟信号。 数字转换器（300）在延迟时钟信号的相位检测作为触发器上升沿的数字值。 选择信号生成单元（400）检测时钟沿，数字转换器的输出信号值被转换成不同的数字值，以产生选择信号。 选择单元（500）从具有不同相位的延迟信号中选择特定信号。
-
公开(公告)号：KR101276727B1
公开(公告)日：2013-06-19
申请号：KR1020110120542
申请日：2011-11-17
Applicant: 고려대학교 산학협력단
Abstract: 본 발명은 위상 주파수 검출 방법 및 장치에 관한 것으로, 기준 클럭 신호의 활성 전이에서 입력 데이터를 샘플링하여 샘플링 신호를 생성하는 샘플링 신호 생성 단계; 상기 샘플링 신호 생성 단계에서의 지연 시간만큼 상기 입력 데이터를 지연시킨 제1 모사지연신호를 생성하는 단계; 상기 샘플링 신호를 이용하여, 상기 샘플링 신호와 기 설정된 위상 차를 갖는 샘플링 지연신호를 생성하는 샘플링 지연신호 생성 단계; 상기 샘플링 지연신호 생성 단계에서의 지연 시간만큼 상기 샘플링 신호를 지연시킨 제2 모사지연신호를 생성하는 단계; 상기 샘플링 신호, 상기 제1 모사지연신호, 상기 샘플링 지연신호 및 상기 제2 모사지연신호를 이용하여 펄스 열을 생성하는 펄스 열 생성 단계; 및상기 펄스 열을 이용하여 상기 기준 클럭 신호의 주파수를 조절하는 주파수 조절 단계를 포함한다.
-
公开(公告)号：KR1020130054887A
公开(公告)日：2013-05-27
申请号：KR1020110120542
申请日：2011-11-17
Applicant: 고려대학교 산학협력단
CPC classification number: H03L7/085 , H03D13/00 , H03K5/135 , H03L7/0814 , H04L7/033
Abstract: PURPOSE: Phase frequency detection method and device are provided to remove a skew problem between a reference clock and data, to improve a real data transmission rate and to reduce a phase update time or a frequency synchronization time. CONSTITUTION: A sampling unit(110) samples input data in an activation transition of a reference clock signal and generates a sampling signal. A first simulation delay unit(130) generates a first simulation delay signal by delaying input data by a delay time in the sampling unit. A sampling delay unit(150) generates a sampling delay signal having predetermined phase difference with the sampling signal using the sampling signal. A second simulation delay unit(170) generates a second simulation delay signal delaying the sampling signal by the delay time in the sampling delay unit. A phase detector(180) generates a pulse train using the sampling signal, first simulation delay signal, sampling delay signal and second simulation delay signal. A frequency control unit(190) controls a frequency of the reference clock signal using the pulse train. [Reference numerals] (110) Sampling unit; (130) First simulation delay unit; (140) Acceleration signal generating unit; (150) Sampling delay unit; (170) Second simulation delay unit; (180) Phase detector; (190) Frequency control unit
Abstract translation: 目的：提供相位频率检测方法和装置，以消除参考时钟和数据之间的偏斜问题，提高实际数据传输速率，减少相位更新时间或频率同步时间。 构成：采样单元（110）在参考时钟信号的激活转换中采样输入数据并产生采样信号。 第一模拟延迟单元（130）通过在采样单元中延迟输入数据延迟时间来产生第一模拟延迟信号。 采样延迟单元（150）使用采样信号产生具有采样信号的预定相位差的采样延迟信号。 第二模拟延迟单元（170）产生将采样信号延迟采样延迟单元中的延迟时间的第二仿真延迟信号。 相位检测器（180）使用采样信号，第一仿真延迟信号，采样延迟信号和第二仿真延迟信号产生脉冲串。 频率控制单元（190）使用脉冲串控制基准时钟信号的频率。 （附图标记）（110）取样单元; （130）第一模拟延迟单元; （140）加速信号发生单元; （150）采样延迟单元; （170）第二模拟延迟单元; （180）相位检测器; （190）频率控制单元
-
公开(公告)号：KR100905444B1
公开(公告)日：2009-07-02
申请号：KR1020070073813
申请日：2007-07-24
Applicant: 고려대학교 산학협력단
IPC: H03L7/08
Abstract: 본 발명은 수동 소자 없이 넓은 주파수 범위에서 항상 같은 대역비를 가지는 광대역 위상 고정 루프 장치에 관한 것으로, 이를 위하여 루프필터를 능동소자로 구성하고, 내부 전압 제어 발진기 출력과 외부 기준 클럭을 근거로 자동적으로 내부 전압제어 발진기의 이득 모드를 조절할 수 있도록 하는 수단을 부가함으로써, 별도의 외부 제어 신호 없이도 입력되는 외부 기준 클럭에 따라 일정한 대역비를 가지면서 넓은 동작 주파수 범위를 가질 수 있는 효과가 있다.
커스 코드, PLL, 동기화, 위상 동기, 루프 필터-
Patent Agency Ranking
公开(公告)号：KR100611309B1
公开(公告)日：2006-08-10
申请号：KR1020050056961
申请日：2005-06-29
Applicant: 고려대학교 산학협력단
IPC: H03K3/037
Abstract: 래치와 상기 래치를 구비하는 플립플롭이 개시된다. 그 래치는 소정의 펄스신호의 논리값(high 또는low)에 따라 입력신호를 전달하거나 차단시키는 신호전달부, 신호전달부에서 신호전달이 차단되어 있는 동안에 상기 신호전달부의 출력단을 프리차지(precharge)시키는 프리차지부, 신호전달부에서 신호전달이 되는 경우, 상기 입력신호를 출력단으로 전달하고 신호전달부에서 신호전달이 차단되는 경우에는 이전 신호를 그대로 유지하는 래치부를 구비함을 특징으로 한다.
본 발명에 의하면, 단순한 구조를 가지며 적은 전력을 소비하고, 적은 입력-출력 지연시간을 갖는 장점이 있다. 또한 입력신호를 전달하는 NMOS트랜지스터의 출력단을 프리차지시켜 낮은 전원전압 하에서도 NMOS트랜지스터의 구동능력이 떨어지는 것을 막아준다.Abstract translation: 公开了一种具有锁存器和锁存器的触发器。 闩锁在预定脉冲信号（高或低）自由地输出的信号传输单元的逻辑值，而信号传输由所述信号发射部分阻塞，用于通过或根据阻断输入信号电荷的信号传输单元（预充电） 以及锁存单元，用于当信号从信号传输单元传输时将输入信号传输到输出端子，并且当信号传输单元阻挡信号传输时维持先前的信号。
-
公开(公告)号：KR100975083B1
公开(公告)日：2010-08-11
申请号：KR1020080065711
申请日：2008-07-07
Applicant: 고려대학교 산학협력단
Abstract: 본 발명은 외부 클럭 신호를 사용하지 않는 고속 송수신 장치 및 그 통신 방법에 관한 것으로, 이를 위하여 내장 커스 코드 생성부, 주파수 검출부와 선형 위상 검출부를 포함하는 클럭 복원부를 수신기에 적용함으로써, 데이터에 클럭 정보를 인가하는 임베디드 클럭 방식을 이용하면서도 데이터가 전달되는 동안 발생하는 기준 클럭과 데이터 사이의 스큐 문제 및 복원 클럭의 지터 문제를 제거할 수 있는 뛰어난 효과가 있다.
커스 코드, 송수신, 직렬 통신, 동기화, 위상 동기, 선형 위상 검출기, 주파수 검출기-
公开(公告)号：KR101281985B1
公开(公告)日：2013-07-03
申请号：KR1020120021070
申请日：2012-02-29
Applicant: 고려대학교 산학협력단
IPC: H04L25/02 , H03K19/003
CPC classification number: H04L25/0288 , H03K19/003 , H04L25/03343
Abstract: PURPOSE: An output driver and a skew compensation method for performing a pre-emphasis are provided to improve the property of a jitter. CONSTITUTION: An output driver (100) performing a pre-emphasis comprises a pre-driver (110), a main driver (120), a sub-driver (130), and a delay time controller (140). The sub-driver performs the pre-emphasis on signals generated from the main driver. The pre-driver supplies a third signal that a first signal is delayed during the first delay time to the main driver. The pre-driver supplies a fourth signal that a second signal is delayed during the second delay time to the sub-driver. The delay time controller transmits a control signal for the first or second delay time to the pre-driver. The delay time controller detects skew between the third and fourth signals, and delays the fourth signal as much as unit time. [Reference numerals] (140) Delay time controller; (141) Skew detection module; (142) Time-digital conversion module; (143) Digital filter module
Abstract translation: 目的：提供用于执行预加重的输出驱动器和偏斜补偿方法，以改善抖动的性质。 构成：执行预加重的输出驱动器（100）包括预驱动器（110），主驱动器（120），子驱动器（130）和延迟时间控制器（140）。 子驱动器对从主驱动器产生的信号进行预加重。 预驱动器提供第一信号在第一延迟时间期间延迟到主驱动器的第三信号。 预驱动器提供第四信号，第二信号在第二延迟时间期间延迟到子驱动器。 延迟时间控制器向前驱动器发送用于第一或第二延迟时间的控制信号。 延迟时间控制器检测第三和第四信号之间的偏差，并将第四信号延迟到单位时间。 （附图标记）（140）延迟时间控制器; （141）倾斜检测模块; （142）时间数字转换模块; （143）数字滤波模块
-
公开(公告)号：KR1020110098505A
公开(公告)日：2011-09-01
申请号：KR1020100018154
申请日：2010-02-26
Applicant: 고려대학교 산학협력단
IPC: H03L7/18
CPC classification number: H03L7/193 , G04F10/005 , H03L7/093 , H03L7/0991 , H03L2207/50
Abstract: 본 발명은 디지털 주파수 합성기에 관한 것으로서, 더욱 상세하게는 넓은 주파수 범위에서도 주파수 검출이 가능한 시간-디지털 변환기를 포함하는 광대역 디지털 주파수 합성기에 관한 것이다.
광대역 디지털 주파수 합성기는, 입력 신호를 필터링하는 디지털 루프 필터, 상기 디지털 루프 필터의 출력 신호에 따라 가변되는 클록을 출력하는 디지털 제어 발진기, 상기 디지털 제어 발진기의 출력 클록을 분주율로 분주하는 분주기, 기준 클록의 주파수가 상기 분주기에서 분주된 클록의 주파수 범위 내에 포함되도록 상기 분주율을 선택하는 분주율 선택기 및 상기 기준 클록과 상기 디지털 제어 발진기의 출력 클록의 위상을 비교하여 주파수 차이를 검출하는 시간-디지털 변환기를 포함한다.
본 발명에 의하면, 최소 개수의 지연 셀로 넓은 주파수 범위에서 동작 가능한 시간-디지털 변환기를 이용함으로써 회로의 면적을 크게 감소시킬 수 있다.
또한 본 발명에 의하면, 주파수 대역에 상관없이 고해상도로 주파수 검출이 가능한 시간-디지털 변환기를 이용함으로써 결과적으로 고해상도 주파수 합성 동작을 가능하게 한다.-
公开(公告)号：KR1020100005613A
公开(公告)日：2010-01-15
申请号：KR1020080065711
申请日：2008-07-07
Applicant: 고려대학교 산학협력단
CPC classification number: H04L7/044 , H03L7/0807 , H04L1/0042 , H04L1/0047 , H04L7/0012
Abstract: PURPOSE: A serial transceiving device and a communication method thereof are provided to originally remove a skew problem between data and a reference clock. CONSTITUTION: A transmission unit(100) comprises a serial transmitting unit. The serial transmitting unit serially transmits data encoded according to a communication clock. A receiving unit(200) comprises the following units. A parallel unit(250) converts serial data into parallel data using a clock that a clock restorer(230) outputs. A decoder(260) decodes the output of the parallel unit.
Abstract translation: 目的：提供一种串行收发设备及其通信方法，以最初消除数据与参考时钟之间的偏斜问题。 构成：发送单元（100）包括串行发送单元。 串行发送单元串行发送根据通信时钟编码的数据。 接收单元（200）包括以下单元。 并行单元（250）使用时钟恢复器（230）输出的时钟将串行数据转换为并行数据。 解码器（260）解码并行单元的输出。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.021 seconds)
