-
公开(公告)号：KR20210034305A
公开(公告)日：2021-03-30
申请号：KR1020190116075A
申请日：2019-09-20
Applicant: 고려대학교 산학협력단
IPC: H03K19/0185 , G05F1/56 , H03K17/22
CPC classification number: H03K19/018521 , G05F1/56 , H03K17/223
Abstract: 본 출원의 일 실시예에 따르는 용량성 결합 레벨 시프터는 복수의 커패시터들이 각각 결합된 복수의 전압 트랜지스터들을 이용하여, 공급전압과 상기 공급전압의 두배 크기의 더블전압 중 하나의 전압을 제공하는 전압제공부, 상기 하나의 전압을 출력전압으로 NMOS 스위치에 전달하는 전압전달부 및 상기 출력전압의 레벨에 따라 기설정된 주기적인 리프레시 동작에 기초하여, 상기 복수의 커패시터들 중 적어도 둘의 커패시터에 대한 리프레시 동작을 순차적으로 수행시키는 리프레시 지원부를 포함한다.
-
公开(公告)号：KR20210033185A
公开(公告)日：2021-03-26
申请号：KR1020190114576A
申请日：2019-09-18
Applicant: 고려대학교 산학협력단
Abstract: 본 출원의 일 실시예에 따른 에너지 하베스팅 시스템은 전력원으로부터 전달받는 한쌍의 교류전압을 제1 및 제2 직류전압으로 변환하는 교류-직류 변환부, 상기 제1 및 제2 직류전압을 일정 크기 레벨로 조절하고, 하나의 인덕터를 통해 출력단으로 출력하는 직류-직류 변환부, 상기 인덕터로 전달되는 한쌍의 전력전달 커패시터에 충전된 제1 및 제2 입력전압 중 어느 하나의 입력전압을 결정하는 입력 스위치 연결부 및 상기 입력 스위치 연결부와 시스템 온-칩으로 형성되고, 상기 전력원의 개방전압에 일정 퍼센트에 해당하는 최대 전력점 전압을 생성하는 최대 전력점 추적회로부를 포함한다.
-
公开(公告)号：KR102230350B1
公开(公告)日：2021-03-23
申请号：KR1020190047470A
申请日：2019-04-23
Applicant: 고려대학교 산학협력단
IPC: H02J7/00
CPC classification number: H02J7/0029 , H02J7/00 , H02J2207/20
Abstract: 본 출원의 일 실시예에 따른 에너지 하베스팅 시스템은 제1 노드를 통해 커패시터 전압을 방전하는 입력부, 상기 제1 노드에서 전기적으로 분리된 제2 노드를 통해 배터리 전압을 공급하는 배터리부, 상기 제1 노드를 통해 방전되는 상기 커패시터 전압을 컨버팅하는 직류-직류 컨버터부 및 상기 커패시터 전압의 크기에 따라, 상기 배터리 전압을 공급받아 상기 제1 및 제2 노드 사이에 위치한 절연 스위치의 게이트 전압을 조절하는 제어부를 포함한다.
-
4.发明专利
公开(公告)号：KR102223031B1
公开(公告)日：2021-03-04
申请号：KR1020190032003A
申请日：2019-03-20
Applicant: 삼성전자주식회사 , 고려대학교 산학협력단
CPC classification number: H04L25/49 , H04L25/4906 , H04L25/0272 , H04L25/0292 , H04L25/085 , H04L25/14 , H04L25/493 , H04L7/0008 , H04L7/0337
Abstract: 본 출원의 일 실시예에 따르는 차동 신호 처리장치는 입력 데이터를 적어도 하나의 차동 신호로 인코딩하는 인코더 및 상기 적어도 하나의 차동 신호를 복수의 전송선들을 통해 순차적으로 송신하는 송신기를 포함하고, 상기 인코더는, 상기 적어도 하나의 차동 신호 각각마다 인코딩되는 인코딩 단위시간을 정수배로 늘린 전송시간구간에서, 상기 입력 데이터 중 상기 전송시간구간에 대응하는 복수의 비트들을 인코딩 코드배열로 변환한다.
-
公开(公告)号：WO2013122354A1
公开(公告)日：2013-08-22
申请号：PCT/KR2013/001008
申请日：2013-02-07
Applicant: 고려대학교 산학협력단
IPC: H03M1/38
CPC classification number: H03M1/466
Abstract: 본 발명은 축차 비교형 아날로그 디지털 변환기 및 그 변환방법을 제안한다.실시예에 따른 축차 비교형 아날로그 디지털 변환기는 클록신호를 이용하여 아날로그의 제1 입력신호와 아날로그의 제2 입력신호의 전압 크기를 샘플링하고 유지하는 동작을 수행하는 샘플앤홀드부와, 샘플앤홀드부에 의해 샘플링된 제1 입력신호와 샘플링된 제2 입력신호의 전압크기를 비교하고, 디지털-아날로그 변환부에서 생성한 제1 입력신호와 제2 입력신호의 전압 크기를 비교하는 비교부와, 비교부의 비교 결과에 따라 변환될 디지털 값의 최상위 비트의 값을 결정하고, 비교부로의 입력신호들 중에서 최상위 비트의 값에 대응하는 입력신호를 1/4 기준전압으로 리셋시키는 스위칭부와, 비교부의 비교 결과에 따라 최상위 비트의 다음 비트들의 값을 결정하는 축차 근사화 레지스터부 및 스위칭부와 축차 근사화 레이스터부에서 결정된 디지털 값과 축차 근사화 레이스터부의 클록신호를 수신해서 제1 입력신호와 제2 입력신호의 비교대상 전압을 생성하는 디지털-아날로그 변환부를 포함해서 스위칭 에너지 소모량과 칩 면적을 감소시킨다.
Abstract translation: 本发明涉及逐次逼近模拟数字转换器及其转换方法。 根据一个实施例的逐次逼近模拟 - 数字转换器通过包括采样和保持单元来减少开关能量和芯片面积的消耗，该采样和保持单元用于使用时钟信号对第一和第二模拟输入信号的电压电平进行采样和维持; 比较单元，用于将通过采样和保持单元采样的第一和第二输入信号的电压电平彼此进行比较，并且比较从数模转换单元产生的第一和第二输入信号的电压电平; 切换单元，用于根据比较单元的比较结果确定要转换的数字值的最高有效位的值，并且以1/4参考电压重置与最大值相对应的输入信号 在比较单元的输入信号中有效位; 逐次逼近寄存器单元，用于根据比较单元的比较结果确定最高有效位的下一位的值; 以及数字 - 模拟转换单元，用于接收在切换单元和逐次逼近寄存器单元处确定的数字值，接收来自逐次逼近寄存器单元的时钟信号，并产生要与第一和第二输入信号进行比较的电压。
-
Patent Agency Ranking
公开(公告)号：WO2015002478A1
公开(公告)日：2015-01-08
申请号：PCT/KR2014/005948
申请日：2014-07-03
Applicant: 고려대학교 산학협력단
IPC: H03M1/12
CPC classification number: H03M1/167 , H03M1/0695
Abstract: 파이프라인 아날로그 디지털 컨버터에 포함되는 멀티플라잉 디지털 아날로그 컨버터의 구조 및 동작 방법에 연관된다. 샘플링 페이즈에서 입력 전압을 샘플하여 홀드 하고, 증폭 페이즈에서 상기 입력 전압과 레퍼런스 전압 차이를 증폭하여 출력 단자에 전달하는 제1 커패시터부; 및 상기 샘플링 페이즈에서 상기 입력 전압을 샘플하여 홀드하고, 상기 증폭 페이즈에서 상기 입력 전압에서 상기 레퍼런스 전압을 감산한 상기 전압 차이를 상기 제1 커패시터부에 전달하는 제2 커패시터부를 포함할 수 있고, 상기 제1 커패시터부는 Y형 연결된 세 개의 커패시터들을 포함할 수 있다.
Abstract translation: 本发明涉及包括在流水线模拟数字转换器中的倍增数字模拟转换器及其操作方法。 所述乘法数字模拟转换器包括：第一电容器单元，其对采样相位中的输入电压进行采样并保持其相同，并且在放大阶段放大输入电压和参考电压之间的差，并将其发送到输出端子; 以及第二电容器单元，其在采样相位中对输入电压进行采样并保持相同，并且将从已经从放大阶段的输入电压中减去的参考电压得到的电压差发送到第一电容器单元。 第一电容器单元可以包括三个Y形连接的电容器。
-
公开(公告)号：KR100928245B1
公开(公告)日：2009-11-24
申请号：KR1020070074353
申请日：2007-07-25
Applicant: 고려대학교 산학협력단 , 전북대학교산학협력단
IPC: H03M1/12
Abstract: 본 발명은 연산증폭기를 공유하는 방식의 파이프라인 아날로그 디지털 변환기의 공유되는 연산 증폭기의 구성을 변경하도록 하여 메모리 효과를 제거한 아날로그 디지털 변환기에 관한 것으로, 이를 위하여 입력단을 복수로 구성한 연산 증폭기를 공유하도록 하고 사용되지 않는 입력단에는 공통 전압이 인가되도록 함으로써, 아날로그-디지털 변환기에서 발생하는 메모리 효과를 제거하여 정밀도를 높일 수 있는 효과가 있다. 또한, 동일한 공유 증폭기를 적용하더라도 해당 증폭기가 높은 수준의 증폭기가 요구되지 않는 스테이지에서는 낮은 증폭 기능을 가지는 연산 증폭기로 동작하도록 함으로써, 동일한 구성의 연산 증폭기를 모든 공유 스테이지들에 적용하더라도 전력 소모를 줄일 수 있는 효과가 있다.
OP AMP, 연산 증폭기, 공유 증폭기, 파이프라인 ADC, ADCAbstract translation: 本发明涉及一种模拟数字转换器，以除去记忆效应，从而改变了在管线模拟数字转换器的系统的共享共用运算放大器的运算放大器的结构中，以共享配置成输入多个向该运算放大器 公共电压施加到未使用的输入端子，从而消除了模数转换器中产生的存储效应，从而提高了准确度。 另外，即使施加在阶段相同的共享放大器，放大器不需要通过在具有低放大的运算放大器来操作所述放大器的高电平，它被施加到相同的配置的运算放大器的所有共享阶段，以减少功率消耗 可以有效。
-
公开(公告)号：KR1020090011099A
公开(公告)日：2009-02-02
申请号：KR1020070074353
申请日：2007-07-25
Applicant: 고려대학교 산학협력단 , 전북대학교산학협력단
IPC: H03M1/12
CPC classification number: H03M1/0617 , H03M1/002 , H03M1/1009 , H03M1/122 , H03M1/14 , H03M2201/6107 , H03M2201/76
Abstract: An analog to digital converter removing a memory effect is provided to reduce power consumption by sharing an operational amplifier composed of a plurality of input terminals. A pipeline analog to digital has the multiple stages in which a sample mode and a hold mode are alternated. A folded-cascode amplifier including a cascode amplifier is applied in a pair of stages among the plurality of stages. In the pair of stages, the input terminal of the folded-cascode amplifier is connected when the state with high significance is in a hold mode and the input terminal of the cascode amplifier is connected when the stage with low significance is in the hold mode.
Abstract translation: 通过共享由多个输入端组成的运算放大器来提供消除存储器效应的模数转换器来降低功耗。 模拟到数字管线具有交替采样模式和保持模式的多个阶段。 包括共源共栅放大器的折叠共源共栅放大器被施加在多个级之间的一对级中。 在一对级中，当具有高有效性的状态处于保持模式时，折叠共源共栅放大器的输入端连接，并且当具有低重要性的级处于保持模式时，共源共栅放大器的输入端连接。
-
公开(公告)号：KR1020090011094A
公开(公告)日：2009-02-02
申请号：KR1020070074345
申请日：2007-07-25
Applicant: 고려대학교 산학협력단 , 전북대학교산학협력단
IPC: G05F1/455
CPC classification number: G05F1/565 , H02M1/08 , H02M2001/0096
Abstract: A current source is provided to supply stable currents insensitively to environmental change while obtaining wide output ranges even at low power supply voltage, thereby preventing excessive power consumption. A voltage regulator determines an output voltage by using an input voltage. A plurality of transistors(40) is connected in parallel between the output terminal of the voltage regulator and a ground. A detecting unit(30) selects any one of the plurality of transistors on the basis of phase changes in the delayed clock. The selected transistor is operated.
Abstract translation: 提供电流源，即使在低电源电压下也能获得宽的输出范围，从而不利地提供稳定的电流，从而防止过大的功耗。 电压调节器通过使用输入电压来确定输出电压。 多个晶体管（40）并联连接在电压调节器的输出端和地之间。 检测单元（30）基于延迟时钟的相位变化来选择多个晶体管中的任一个。 所选晶体管工作。
-
公开(公告)号：KR100900083B1
公开(公告)日：2009-06-01
申请号：KR1020070074345
申请日：2007-07-25
Applicant: 고려대학교 산학협력단 , 전북대학교산학협력단
IPC: G05F1/455
Abstract: 본 발명은 공정, 전원 전압 및 온도의 변화에 둔감하고 출력 전압 범위가 넓은 저소비 전력 전류원에 관한 것으로, 이를 위하여 낮은 전원 전압에서도 넓은 출력 범위를 가지면서 외부 환경 변화에 둔감하게 안정적인 전류를 제공함과 아울러, 이러한 환경 변화에 대한 보상을 디지털 방식으로 처리하도록 하여 보상에 필요한 전력 소모를 최대한 억제하여 불필요한 설계 여유로 인한 과도한 전력 낭비를 방지할 수 있는 뛰어난 효과가 있다. 또한, 외부 환경 변화에 대한 변동이 큰 저항을 수동 소자가 아닌 특성이 상이한 복수의 트랜지스터 저항을 대신 적용하도록 하고, 외부 환경 변화를 디지털 검출을 통해 파악한 후 상기 트랜지스터 저항들 중 하나를 선택하는 방식으로 전류를 유지하도록 하여 안정적인 고정 전류를 제공할 수 있는 효과가 있다.
전류원, PVT, 지연, 트랜지스터 저항, MOS 저항
-
-
-
-
-
-
-
-
-
Search Results
248
records
(took 0.023 seconds)
