-
公开(公告)号:KR102227203B1
公开(公告)日:2021-03-12
申请号:KR1020190155192A
申请日:2019-11-28
Applicant: 단국대학교 산학협력단
IPC: G05F1/56
CPC classification number: G05F1/56
Abstract: SR 래치 스위치를 LDO 레귤레이터에 적용하여 향상된 응답 속도를 갖는 SR 래치 스위치를 이용한 LDO 레귤레이터가 개시된다. 이는 종래의 LDO 레귤레이터 구조에서 SR 래치 스위치 회로를 적용하여 증폭기의 전류를 SR 래치의 스위치로서 동작되도록 함으로써 빠른 응답속도를 가질 수 있다. 또한, 출력전압에 대해 커패시터의 의존성을 배제할 수 있기 때문에 On-Chip에 대한 회로 설계의 장점을 갖는다.
-
公开(公告)号:KR102198639B1
公开(公告)日:2021-01-06
申请号:KR1020160167031
申请日:2016-12-08
Applicant: 한국전자통신연구원 , 단국대학교 산학협력단
IPC: H01L27/02
Abstract: 본발명은정전기방전보호소자및 이를포함하는전자디바이스에관한것이다. 본발명의실시예에따른정전기방전보호소자및 이를포함하는전자디바이스는제1 P웰, 제2 P웰, N웰, N+ 브릿지영역, P+ 브릿지영역, 제1 N+ 영역, 제1 P+ 영역, 제2 N+ 영역, 제2 P+ 영역및 게이트를포함한다. N웰은제1 P웰및 제2 P웰사이에배치된다. N+ 브릿지영역은제2 P웰및 N웰의접합영역에형성된다. P+ 브릿지영역은제1 P웰및 N웰의접합영역에형성된다. 제1 N+ 영역및 제1 P+ 영역은제1 P웰에형성되고, 애노드단자에연결된다. 제2 N+ 영역및 제2 P+ 영역은제2 P웰에형성되고, 캐소드단자에연결된다. 게이트는 N+ 브릿지영역및 제2 N+ 영역사이의제2 P웰상에배치된다. 본발명의실시예에따른정전기방전보호소자는트리거전압을낮추고, 전류구동능력을향상시킨다.
-
公开(公告)号:KR102142156B1
公开(公告)日:2020-08-06
申请号:KR1020190086791
申请日:2019-07-18
Applicant: 단국대학교 산학협력단
IPC: H01L27/04
-
-
公开(公告)号:KR1020180085580A
公开(公告)日:2018-07-27
申请号:KR1020170009307
申请日:2017-01-19
Applicant: 단국대학교 산학협력단
Inventor: 구용서
IPC: H01L27/02 , H03K17/081 , H01L27/082
CPC classification number: H01L27/0266 , H01L27/082 , H03K17/08116
Abstract: 낮은트리거전압과높은전류구동능력을갖는정전기방전보호소자가개시된다. 이는종래의 PNP 바이폴라트랜지스터와 NPN 바이폴라트랜지스터만으로동작하는 LVTSCR 구조에서 P웰및 P+영역을추가로형성하여방전경로상에바이폴라트랜지스터를추가동작시킴으로써감내특성을향상시키고, 높은전류구동능력을갖는정전기방전보호소자를제공한다.
-
公开(公告)号:KR101699616B1
公开(公告)日:2017-01-25
申请号:KR1020150102199
申请日:2015-07-20
Applicant: 단국대학교 산학협력단
Inventor: 구용서
Abstract: 높은전류구동능력과빠른턴온속도를갖는정전기방전보호소자가개시된다. 이는종래의 PNP 바이폴라트랜지스터와 NPN 바이폴라트랜지스터만으로동작하는 LVTSCR 구조에서제1 P웰및 제1 P+영역을추가로형성하여제2 PNP 바이폴라트랜지스터를방전경로상에추가동작시킴으로써전류구동능력을높이고빠른턴온속도를갖는정전기방전보호소자를제공한다.
-
公开(公告)号:KR1020150138938A
公开(公告)日:2015-12-11
申请号:KR1020140065937
申请日:2014-05-30
Applicant: 단국대학교 산학협력단
Inventor: 구용서
CPC classification number: H01L27/0262 , H01L29/7313
Abstract: 본발명에의한정전기방전보호소자는, 낮은트리거전압과높은감내특성을갖는정전기방전보호소자를제공한다. 기판상에애노드와연결된제1 N+영역및 제1 P+영역을포함하는 N웰이형성되고, 애노드와캐소드에각각연결된제3 N+영역및 제2 N+영역, 제2 P+영역을포함하는 P웰이형성되며, N웰과 P웰사이에 N+브릿지영역이형성되어있다. N+브릿지영역과제2 N+영역, 제2 N+영역과제3 N+영역사이에는캐소드와연결된게이트가 NMOS 트랜지스터를형성하여 GGNMOS 구조를이루고있으며, 추가로형성된 GGNMOS를통해트리거전압을낮추고방전경로상의추가적인트랜지스터를통해 ESD에대한감내특성을높인다.
Abstract translation: 根据本发明的静电放电保护装置提供具有低触发电压和高公差特性的静电放电保护装置。 静电放电保护装置包括:N阱,其包括第一N +区和连接到衬底上的阳极的第一P +区; 分别包括连接到阳极和阴极的第三N +区和第二N +区的P阱和第二P +区; 以及形成在N阱和P阱之间的N +桥区域。 连接到阴极的栅极在N +桥区域和第二N +区域之间以及在第二N +区域和第三N +区域之间形成NMOS晶体管,以便形成GGNMOS结构。 此外,通过另外形成的GGNMOS,可以降低触发电压,并且通过放电路径上的附加晶体管,可以提高ESD的公差特性。
-
8.
公开(公告)号:KR101570928B1
公开(公告)日:2015-11-24
申请号:KR1020140039461
申请日:2014-04-02
Applicant: 단국대학교 산학협력단
Inventor: 구용서
IPC: H01L23/60 , H01L29/735
Abstract: 낮은트리거전압에서홀딩영역으로진입하여안정적인동작을수행할수 있는정전방전보호소자가개시된다. 딥 N-웰영역상에는제1 P-웰활성영역, N-웰활성영역및 제2 P-웰활성영역이형성된다. 제1 P-웰활성영역은배선을통해제2 P-웰활성영역과전기적으로연결된다. 또한, 제1 P-웰활성영역과 N-웰활성영역이가지는이격거리는 N-웰활성영역과제2 P-웰활성영역이가지는이격거리를상회한다. 따라서, N-웰활성영역과제2 P-웰활성영역사이에펀치-스루현상이발생되고, 다이오드의등가회로를형성한다. 이를통해낮은트리거전압에서도정전방전보호소자는빠르게홀딩영역으로진입할수 있다.
-
公开(公告)号:KR101463657B1
公开(公告)日:2014-11-24
申请号:KR1020120128877
申请日:2012-11-14
Applicant: 단국대학교 산학협력단
Inventor: 구용서
IPC: H01L27/04
Abstract: 본 발명에 의한 ESD 보호회로는, 기판 상에 형성된 N웰, 상기 N웰 상에 형성되고, 고농도로 도핑되며, 양의 단자에 연결된 제1 N+도핑영역, 상기 N웰 상에 형성되고, 고농도로 도핑되며, 상기 양의 단자에 연결된 제1 P+도핑영역, 상기 N웰 상에 형성되고, 고농도로 도핑된 플로팅 N+도핑영역, 상기 기판 상에 형성된 P웰, 상기 P웰 상에 형성되고, 고농도로 도핑되며, 상기 음의 단자에 연결된 제2 N+도핑영역, 상기 P웰 상에 형성되고, 고농도로 도핑되며, 상기 음의 단자에 연결된 제2 P+도핑영역, 상기 P웰 상에 형성되고, 고농도로 도핑된 플로팅 P+도핑영역 및 상기 P웰 상에 형성되고, 상기 플로팅 P+도핑영역과 접합된 P바디영역을 포함하고, 상기 N웰과 상기 P바디영역에 의하여 애벌런치 항복 현상이 발생되어 트리거 동작이 수행되며, 상기 플로팅 N+도핑영역과 상기 플로팅 P+도핑영역을 이용하여 홀딩전압을 형성한다.
-
公开(公告)号:KR101417351B1
公开(公告)日:2014-07-08
申请号:KR1020120110439
申请日:2012-10-05
Applicant: 단국대학교 산학협력단
Inventor: 구용서
IPC: H01L27/04
Abstract: 본 발명에 의한 ESD 보호회로는, 양의 단자와 음의 단자 사이에 연결되고, 입력전압에 따라 소정의 임계값에서 애벌런치 항복(Avalanche Breakdown)에 따른 출력전압 또는 출력전류를 형성하는 제1 정전기방전보호부; 및 상기 양의 단자와 상기 음의 단자에 연결되고, 상기 제1 정전기방전보호부에서 형성된 상기 출력전압 또는 상기 출력전류를 수신하며, 브릿지 연결된 도핑영역을 이용하여 트리거(Trigger) 동작을 수행하는 제2 정전기방전보호부를 포함한다.
-
-
-
-
-
-
-
-
-