公开(公告)号：KR100307997B1

公开(公告)日：2001-11-30

申请号：KR1019940004660

申请日：1994-03-10

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 우시카와하루노리 ,  다고겐지

IPC: H01L21/00

Abstract: 본 발명은, 종형 열처리 장치와 같은 피처리체의 처리장치에 관한 것으로, 피처리체를 처리하는 처리용기의 아래쪽에 대기공간을 설치하고, 이 대기공간에 피처리체를 여러 장 재치하여 승강이 자유로운 피처리체 재치대(보트)를 배치하며, 대기공간에 피처리체의 표면에 형성되는 자연산화막을 억제하기 위한 자연산화막 억제기체를 공급하는 자연산화막 억제기체 공급장치를 설치하며, 이 기체 공급장치에 의하여 낮은 노점온도를 가지는 건조기체를 억제기체로서 공급하는 처리장치이다. 이에 따라, 저코스트이면서 효율좋게 자연산화막의 형성을 억제할 수 있다.

公开(公告)号：KR100269411B1

公开(公告)日：2001-01-15

申请号：KR1019930026340

申请日：1993-12-03

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 우시카와하루노리

IPC: H01L21/02

Abstract: 로드록실로부터 프로세스튜브내에 반도체웨이퍼를 반입하여 소정의 처리를 행하는 밀폐시스템 구조의 처리장치에 있어서, 로드록실내로 불활성 가스를 공급하는 가스도입관과, 로드록실내의 불활성 가스를 도출하고, 또한 이 도출가스중의 가스상태의 불순물 및 입자상태의 불순물을 가스청정필터에 의하여 제거하면서, 그 청정화한 불활성 가스를 로드록실 내로 되돌리는 가스순환정화 시스템을 갖춘 것을 특징으로 함.
그 결과, 로드록실내의 불활성가스 분위기를 고순도로 유지할 수 있으며, 불활성 가스의 소비량이 적게 되고, 또한 그 파티클 발생의 억제 및 케미칼 콘테미네이션 방지에 크게 기여하고, 고성능이며 경제적인 처리장치가 얻어진다.

公开(公告)号：KR1019940016447A

公开(公告)日：1994-07-23

申请号：KR1019930026340

申请日：1993-12-03

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 우시카와하루노리

IPC: H01L21/02

Abstract: 로드록실로부터 프로세스튜브내에 반도체웨이퍼를 반입하여 소정의 처리를 행하는 밀폐시스템 구조의 처리장치에 있어서, 로드록실내에 불활성 가스를 공급하는 가스도입관과, 로드록실내의 불활성 가스를 도출하고, 또한 이 도출가스중의 가스상태를 불순물 및 입자상태의 불순물을 가스청정필터에 의하여 제거하면서, 그 청정화된 불활성 가스를 로드록실내로 되돌리는 가스순환정화 시스템을 갖춘 것을 특징으로 함.
그 결과, 로드록실내의 불활성가스 분위기를 고순도로 유지할수 있으며, 불활성 가스의 소비량이 적게 되고, 또한 그 파티클 발생의 억제 및 케미칼 콘테미네이션 방지에 크게 기여하고, 고성능이며 경제적인 처리장치가 얻어진다.

公开(公告)号：KR1019920007121A

公开(公告)日：1992-04-28

申请号：KR1019910016828

申请日：1991-09-26

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 우시카와하루노리

IPC: H01L21/324

Abstract: 내용 없음

公开(公告)号：KR100387549B1

公开(公告)日：2003-08-19

申请号：KR1019980703990

申请日：1996-11-25

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 우시카와하루노리

IPC: H01L21/205

CPC classification number: C23C16/4586 ,  C23C16/46

Abstract: A CVD apparatus for processing semiconductor wafers (W) one by one has a process chamber (2) and a worktable (3). A resistance heating wire (31) is embedded in the worktable such that the upper surface of the worktable functions as a mount surface (3a) for mounting a wafer. The worktable is provided therein with first support means (4) having three vertical lifter pins (41, 42, 43) and second support means (5) having three vertical lifter pins (51, 52, 53). The wafer is moved down from a transfer position to the mount surface by the second support means. The wafer is heated on the mount surface up to a process temperature by contact heating, then is moved by the first support means up to a process position where it is slightly floated above the mount surface. The wafer is heated at the process position and kept at the process temperature by non-contact heating with radiation heat from the mount surface. In this state, a process gas is supplied and a polysilicon film is formed on the wafer.

Abstract translation: 一种用于处理半导体晶片（W）的CVD装置具有处理室（2）和工作台（3）。 电阻加热线（31）嵌入工作台中，使得工作台的上表面用作用于安装晶片的安装表面（3a）。 工作台中设有具有三个垂直升降销（41,42,43）的第一支承装置（4）和具有三个垂直升降销（51,52,53）的第二支承装置（5）。 通过第二支撑装置将晶片从转印位置向下移动到安装表面。 晶片通过接触加热在安装表面上被加热到工艺温度，然后被第一支撑装置移动到工艺位置，在工艺位置它稍微浮在安装表面之上。 通过来自安装表面的辐射热进行非接触式加热，晶片在工艺位置被加热并保持在工艺温度。 在这种状态下，提供处理气体并在晶片上形成多晶硅膜。 ＆lt;图像＆GT;

公开(公告)号：KR1020010102091A

公开(公告)日：2001-11-15

申请号：KR1020017010229

申请日：2000-12-13

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 호소다게이조 ,  무라키유스케 ,  사토아츠시 ,  우시카와하루노리

IPC: H01L27/04

Abstract: 급속한 열의 질화는 질화막(19)을 실리콘으로 구성된 하위 전극(15)상에 형성하고, 산화 탄탈 유전체막(23) 또한 그위에 형성된다. 그후, 습식 산화가 실행되어 유전체막(23) 및 질화막(19)을 통해 하위 전극을 산화시켜, 산화막(17)은 하위 전극(15)과 질화막(19) 사이에 형성된다. 또한, 질화막(19)내의 니트로젠에 결합되어 있지 않은 실리콘은 산화되어, 산화막(21)의 효율적인 두께는 2 nm 또는 그 이상이 된다. 또한 산화는 유전체막(23)을 결정화시킨다. 마지막으로, 상위 전극(25)이 형성되어, 커패시터가 완성된다.

公开(公告)号：KR100147356B1

公开(公告)日：1998-11-02

申请号：KR1019910016828

申请日：1991-09-26

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 우시카와하루노리

IPC: H01L21/324

CPC classification number: H01L21/67309 ,  H01L21/67115 ,  H01L21/67778

Abstract: 보트가, 각 웨이퍼를 각각 지지하는 웨이퍼 지지구와, 이 들의 웨이퍼 지지구를 소정 간격으로 지지하는 여러 개의 지지기둥을 구비하며, 카셋트와 처리용 보트 사이에서 반도체 웨이퍼를 이송교환하고, 보트와 함께 다수 매의 웨이퍼를 열처리하는 열처리 장치를 포함하며,
웨이퍼 지지구는, 그 외측면 테두리부가 지지기둥에 의해서 지지되며, 웨이퍼의 직경보다 외경이 큰 링 부재와, 링 부재의 면상으로 돌출 설치되고 웨이퍼에 직접적으로 접촉하며, 이것을 지지하는 여러 개의 지지편을 가진다.

公开(公告)号：KR100564133B1

公开(公告)日：2006-03-27

申请号：KR1020017010229

申请日：2000-12-13

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 호소다게이조 ,  무라키유스케 ,  사토아츠시 ,  우시카와하루노리

IPC: H01L27/04

Abstract: 실리콘으로 구성된 하부 전극(15)상에 급속 열질화에 의해 질화막(19)을 형성하고, 그 위에 산화 탄탈 유전체막(23)을 형성한다. 그 후, 습식 산화 처리를 하여 유전체막(23) 및 질화막(19)을 통하여 하부 전극을 산화시킴으로써, 하부 전극(15)과 질화막(19) 사이에 산화막(17)을 형성한다. 또한, 질화막(19)내의 질소와 결합되지 않은 실리콘을 산화시킨다. 산화막(21)의 유효 두께는 2 nm 또는 그 이상이 되도록 형성된다. 또한 산화 처리에 의해 유전체막(23)을 결정화시킨다. 마지막으로, 상부 전극(25)을 형성하여, 커패시터를 완성한다.

公开(公告)号：KR1019990071713A

公开(公告)日：1999-09-27

申请号：KR1019980703990

申请日：1996-11-25

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 우시카와하루노리

IPC: H01L21/205

Abstract: 반도체 웨이퍼(W)를 한 장씩 처리하기 위한 CVD 장치는, 처리실(2)과 탑재대(3)를 갖는다. 탑재대내에는 발열 저항선(31)이 매설되고, 탑재대의 상면은 웨이퍼를 탑재하기 위한 탑재면(3a)으로 이루어져 있다. 탑재대에는, 3개의 수직 리프터 핀(41, 42, 43)을 갖는 제 1 지지 수단(4)과, 3개의 수직 리프터 핀(51, 52, 53)을 갖는 제 2 지지 수단(5)이 내장된다. 웨이퍼는 탑재 이송 위치로부터 탑재면까지 제 2 지지 수단에 의해 내려진다. 탑재면상에서 웨이퍼는 처리 온도까지 접촉 가열되고, 다음에 제 1 지지 수단에 의해 탑재면으로부터 약간 부상한 처리 위치로 들어 올려진다. 처리 위치에 있어서, 웨이퍼는 탑재면으로부터의 복사열에 의해 피접촉 가열되어, 처리 온도로 유지된다. 이 상태에서, 처리 가스가 공급되어 웨이퍼상에 폴리실리콘막이 형성된다.

公开(公告)号：KR1019940022677A

公开(公告)日：1994-10-21

申请号：KR1019940004660

申请日：1994-03-10

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 우시카와하루노리 ,  다고겐지

IPC: H01L21/00

Abstract: 본 발명은, 종형 열처리 장치와 같은 피처리체의 처리장치에 관한 것으로, 피처리체를 처리하는 처리용기의 아래쪽에 대기공간을 설치하고, 이 대기공간에 피처리체를 여러 장 재치하여 승강이 자유로운 피처리체 재치대(보트)를 배치하며, 대기공간에 피처리체의 표면에 형성되는 자연산화막을 억제하기 위한 자연산화막 억제기체를 공급하는 자연산화막 억제기체 공급장치를 설치하며, 이 기체 공급자치에 의하여 낮은 노점온도를 가지는 건조기체를 억제기체로서 공급하는 처리장치이다. 이에 따라, 저코스트이면서 효율좋게 자연산화막의 형성을 억제할 수 있다.