公开(公告)号：KR1020010107645A

公开(公告)日：2001-12-07

申请号：KR1020010028047

申请日：2001-05-22

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 호소다게이조 ,  무라키유수케

IPC: H01G9/00

Abstract: 본 발명은 하부 도전막에 증착시켜 산화 탄탈막을 형성시킨 다음, 이를 활성 산소종으로 처리하고, 상기 처리된 막을 불활성 분위기에서 산화 탄탈의 결정화 온도보다 10 내지 80℃ 낮은 온도에서 어닐링한 다음, 상기 어닐링된 산화 탄탈막에 상부 도전막을 형성시키는 것을 포함하는 커패시터의 제조방법에 관한 것이다.

公开(公告)号：KR1020010102091A

公开(公告)日：2001-11-15

申请号：KR1020017010229

申请日：2000-12-13

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 호소다게이조 ,  무라키유스케 ,  사토아츠시 ,  우시카와하루노리

IPC: H01L27/04

Abstract: 급속한 열의 질화는 질화막(19)을 실리콘으로 구성된 하위 전극(15)상에 형성하고, 산화 탄탈 유전체막(23) 또한 그위에 형성된다. 그후, 습식 산화가 실행되어 유전체막(23) 및 질화막(19)을 통해 하위 전극을 산화시켜, 산화막(17)은 하위 전극(15)과 질화막(19) 사이에 형성된다. 또한, 질화막(19)내의 니트로젠에 결합되어 있지 않은 실리콘은 산화되어, 산화막(21)의 효율적인 두께는 2 nm 또는 그 이상이 된다. 또한 산화는 유전체막(23)을 결정화시킨다. 마지막으로, 상위 전극(25)이 형성되어, 커패시터가 완성된다.

公开(公告)号：KR100588888B1

公开(公告)日：2006-06-13

申请号：KR1020010028047

申请日：2001-05-22

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 호소다게이조 ,  무라키유수케

IPC: H01G9/00

Abstract: 본 발명은 하부 도전막에 증착시켜 산화 탄탈막을 형성시킨 다음, 이를 활성 산소종으로 처리하고, 상기 처리된 막을 불활성 분위기에서 산화 탄탈의 결정화 온도보다 10 내지 80℃ 낮은 온도에서 어닐링(annealing)한 다음, 상기 어닐링된 산화 탄탈막에 상부 도전막을 형성시키는 것을 포함하는 커패시터의 제조방법에 관한 것이다.

公开(公告)号：KR100564133B1

公开(公告)日：2006-03-27

申请号：KR1020017010229

申请日：2000-12-13

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 호소다게이조 ,  무라키유스케 ,  사토아츠시 ,  우시카와하루노리

IPC: H01L27/04

Abstract: 실리콘으로 구성된 하부 전극(15)상에 급속 열질화에 의해 질화막(19)을 형성하고, 그 위에 산화 탄탈 유전체막(23)을 형성한다. 그 후, 습식 산화 처리를 하여 유전체막(23) 및 질화막(19)을 통하여 하부 전극을 산화시킴으로써, 하부 전극(15)과 질화막(19) 사이에 산화막(17)을 형성한다. 또한, 질화막(19)내의 질소와 결합되지 않은 실리콘을 산화시킨다. 산화막(21)의 유효 두께는 2 nm 또는 그 이상이 되도록 형성된다. 또한 산화 처리에 의해 유전체막(23)을 결정화시킨다. 마지막으로, 상부 전극(25)을 형성하여, 커패시터를 완성한다.

公开(公告)号：KR100610416B1

公开(公告)日：2006-08-09

申请号：KR1019990046706

申请日：1999-10-26

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 야마사키히데아키 ,  요네자와사토시 ,  아리마스스무 ,  가와노유미코 ,  다치바나미쓰히로 ,  호소다게이조

IPC: H01L21/205

CPC classification number: C23C16/45565 ,  C23C16/0281 ,  C23C16/34 ,  C23C16/4404 ,  C23C16/4405 ,  C23C16/4557 ,  C23C16/45574 ,  H01L21/28556 ,  H01L21/28568 ,  H01L21/32051

Abstract: 텅스텐원자를 포함하는 제1원료가스를 피처리체에 접촉시키고, 또한 질소원자를 포함하는 제2원료가스를 피처리체에 접촉시키지 않은 전공정과, 제1원료가스와 제2원료가스를 사용하여, 피처리체에 질화텅스텐막을 형성하여 반도체장치를 제조하는 성막공정을 구비한 반도체장치의 제조방법이다. 이 방법에 의하면, 성막후의 열처리시에 있어서의 막박리를 방지할 수가 있다.

公开(公告)号：KR1020000029332A

公开(公告)日：2000-05-25

申请号：KR1019990046706

申请日：1999-10-26

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 야마사키히데아키 ,  요네자와사토시 ,  아리마스스무 ,  가와노유미코 ,  다치바나미쓰히로 ,  호소다게이조

IPC: H01L21/205

CPC classification number: C23C16/45565 ,  C23C16/0281 ,  C23C16/34 ,  C23C16/4404 ,  C23C16/4405 ,  C23C16/4557 ,  C23C16/45574 ,  H01L21/28556 ,  H01L21/28568 ,  H01L21/32051

Abstract: PURPOSE: A producing method of a semiconductor is provided to remove a sub generated object generated from WF6 and NH3 gas by washing on the spot and keeping a filming chamber unit at a proper temperature that the sub generated object is not remained. CONSTITUTION: A method for producing a semiconductor includes a process for contacting a first material gas including a tungsten atom to a processed body and not contacting a second material gas including a nitride atom to the processed body and a filming process for producing the semiconductor device by forming a nitride tungsten film in the processed body using the first and second raw material gas. Herein, the process pressure of the processed body in the process is 0.1 to 20 Torr, and the temperature of the processed body is 300 to 500°C. Thereby, the nitride tungsten film is prevented from being peeled off from a lower layer on a heat process after filming.

Abstract translation: 目的：提供半导体的制造方法，通过现场清洗和将成膜室单元保持在不产生副生成物体的适当温度下，除去由WF6和NH3气体产生的副生成物。 构成：一种制造半导体的方法包括使包含钨原子的第一材料气体与加工体接触并且不与包含氮化物原子的第二材料气体接触到加工体的方法，以及通过以下步骤制造半导体器件的成膜方法： 使用第一和第二原料气体在加工体中形成氮化钨膜。 这里，处理体的处理压力为0.1〜20托，加工体的温度为300〜500℃。 由此，能够防止氮化钨膜在成膜后的热处理中从下层剥离。